Головна » Реферати » Реферати 2 курс » Система технологій

Шина ISA (комп'ютерна техніка)



Уривки

Вступ

В кінці XX століття неможливо уявити собі життя без персонального комп'ютера. Комп'ютер міцно увійшов до нашого життя ставши головним помічником людини. На сьогоднішній день в світі існує безліч комп'ютерів різних фірм, різних груп складності, призначення і поколінь. У даному рефераті ми розглянемо персональні комп'ютери (Personal Computer або просто PC), а точніше історію і подальші тенденції розвитку материнських плат для PC.
Основною частиною будь-якої комп'ютерної системи є материнська плата з головним процесором і мікросхемами, що підтримують його. Функціонально материнську плату можна описати різним чином. Іноді така плата містить всю схему комп'ютера (одноплатні). В протилежність одноплатним, в шиноорієнтірованих комп'ютерах системна плата реалізує схему мінімальної конфігурації, решта функцій реалізується за допомогою численних додаткових плат. Всі компоненти з'єднуються шиною. У системній платі немає відеоадаптера, деяких видів пам'яті і засобів зв'язку з додатковими пристроями. Ці пристрої (плати розширення) додаються до системної плати шляхом приєднання до шини розширення, яка є частиною системної плати.
Шина, як відомо, являє собою, власне, набір проводів (ліній), що сполучає різні компоненти комп'ютера для підведення до них живлення і обміну даними. У "мінімальній комплектації" шина має три типи ліній:
- лінії управління;
- лінії адресації;
- лінії даних.
Пристрої, підключені до шини, діляться на дві основні категорії - bus masters і bus slaves. Bus masters - це пристрої, здатні управляти роботою шини, тобто ініціювати запис/читання і т.д. Bus slaves - відповідно, пристрої, які можуть тільки відповідати на запити. Правда, є ще "інтелектуальні слуги" (intelligent slaves), але ми їх поки для ясності замнемо. Ну ось, власне, і все, що потрібно знати про шини для того, щоб зрозуміти, про що піде мова далі.
Компанія IBM в 1981 представила нову шину для використання в комп'ютерах серії PC/XT. Шина була украй проста по дизайну, містила 53 сигнальних лінії і 8 ліній живлення і була синхронною 8-бітовою шиною з контролем парності і дворівневими перериваннями (trigger-edge interrupts), при використанні яких пристрої запрошують переривання, змінюючи стан лінії відповідного IRQ з 0 на 1 або назад. Така організація запитів переривань дозволяє використовувати кожне переривання тільки одному пристрою. Крім того, шина не підтримувала додаткових bus masters, і єдиними пристроями, керівниками шиною, були процесор і контролер DMA на материнській платі.
62-контактний слот (див. таблицю 1) включав 8 ліній даних, 20 ліній адреси (А0-А19), 6 ліній запиту переривань (IRQ2-IRQ7). Таким чином, об'єм пам'яті, що адресується, складало 1 Мбайт, і при частоті шини 4.77 Мгц пропускна спроможність досягала 1.2 Мбайта/сек.
Забавно, що IBM не опублікувала повного опису шини з тимчасовими діаграмами сигналів на лініях даних і адреси, тому першим розробникам плат розширення довелося неабияк потрудитися.
Недоліки шини, витікаючі з простоти конструкції, очевидні. Тому для використання в комп'ютерах IBM-AT ('Advanced Technology') в 1984 році була представлена нова версія шини, згодом названою ISA. Зберігаючи сумісність із старими 8-бітовими платами розширення, нова версія шини володіла поряд істотних переваг, як те:
- додавання 8 ліній даних дозволило вести 16-бітовий обмін даними;
- додавання 4 ліній адреси дозволило збільшити максимальний розмір пам'яті, що адресувалася, 16 МВ;
- було додано 5 додаткових trigger-edged ліній IRQ;
- була реалізована часткова підтримка додаткових bus masters;
- частота шини була збільшена до 8 MHz;
- пропускна спроможність досягла 5.3 МВ/сек.
Реалізація bus mastering не була особливо вдалою, оскільки, наприклад, запит на звільнення шини ('Bus hang-off') до поточного bus master оброблявся декілька тактів, до того ж кожен master повинен був періодично звільняти шину, щоб дати можливість провести оновлення пам'яті (memory refresh), або сам проводити оновлення. Для забезпечення зворотної сумісності з 8-бітовими платами більшість нових можливостей було реалізовано шляхом додавання нових ліній (див. таблицю 2). Оскільки АТ був побудований на основі процесора Intel 80286, який був істотно швидший, ніж 8088, довелося додати генератор станів очікування (wait-state generator). Для обходу цього генератора використовується вільна лінія (контакт В8 Nows-'No Wait State') початкової 8-бітової шини. При установці цієї лінії в 0 такти очікування пропускаються. Використання як Nows лінії початкової шини дозволяло розробникам робити як 16-бітові, так і 8-бітові "швидкі" плати.
Контакт Назва сигналу B1 Ground A1 I/O Channel Check B2 Reset Driver A2 Data7 B3 +5V A3 Data6 B4 IRQ2 A4 Data5 B5 -5V A5 Data4 B6 DMA Request 2 A6 Data3 B7 -12V A7 Data2 B8 J8/Nows A8 Data1 B9 +12V A9 Data0 B10 Ground A10 I/O Channel Ready B11 Memory Write A11 Address Enable B12 Memory Read A12 Address19 B13 I/O Write A13 Address18 B14 I/O Read A14 Address17 B15 DMA Acknoledge3 A15 Address16 B16 DMA Request3 A16 Address15 B17 DMA Acknoledge1 A17 Address14 B18 DMA Request1 A18 Address13 B19 Refresh A19 Address12 B20 Clock A20 Address11 B21 IRQ7 A21 Address10 B22 IRQ6 A22 Address9 B23 IRQ5 A23 Address8 B24 IRQ4 A24 Address7 B25 IRQ3 A25 Address6 B26 DMA Acknoledge2 A26 Address5 B27 Terminal Count A27 Address4 B28 Address Latch Enable A28 Address3 B29 +5V A29 Address2 B30 Oscillator A30 Address1 B31 Ground A31 Address0 Таблиця 1. Призначення контактів роз'єму 8-розрядної шини ISA
Новий слот містив 4 нових адресної лінії (LA20-LA23) і копії трьох молодших адресних ліній (LA17-LA19). Необхідність в такому дублюванні виникла через те, що адресні лінії ХТ були лініями із затримкою (latched lines), і ці затримки призводили до зниження швидкодії периферійних пристроїв. Використання дублюючого набору адресних ліній дозволяло 16-бітовій карті на початку циклу визначити, що до неї звертаються, і послати сигнал про те, що вона може здійснювати 16-бітовий обмін. Насправді, це ключовий момент в забезпеченні зворотної сумісності. Якщо процесор намагається здійснити 16-бітовий доступ до плати, він зможе це зробити тільки в тому випадку, якщо отримає від неї відповідний відгук IO16. Інакше чіпсет ініціює замість одного 16-бітового циклу два 8-бітових. І все б було добре, але адресних ліній без затримки всього 7, тому плати, що використовують діапазон адрес менший, ніж 128Кбайт, не могли визначити, чи знаходиться передана адреса в їх діапазоні адрес, і, відповідно, послати відгук IO16. Таким чином, багато плат, зокрема плати Ems, не могли використовувати 16-бітовий обмін .
Контакт Назва сигналу Контакт Назва сигналу B1 Ground A1 I/O Channel Check B2 Reset Driver A2 Data7 B3 +5V A3 Data6 B4 IRQ2 A4 Data5 B5 -5V A5 Data4 B6 DMA Request 2 A6 Data3 B7 -12V A7 Data2 B8 No Wait States A8 Data1 B9 +12V A9 Data0 B10 Ground A10 I/O Channel Ready B11 Memory Write A11 Address Enable B12 Memory Read A12 Address19 B13 I/O Write A13 Address18 B14 I/O Read A14 Address17 B15 DMA Acknoledge3 A15 Address16 B16 DMA Request3 A16 Address15 B17 DMA Acknoledge1 A17 Address14 B18 DMA Request1 A18 Address13 B19 Refresh A19 Address12 B20 Clock A20 Address11 B21 IRQ7 A21 Address10 B22 IRQ6 A22 Address9 B23 IRQ5 A23 Address8 B24 IRQ4 A24 Address7 B25 IRQ3 A25 Address6 B26 DMA Acknoledge2 A26 Address5 B27 Terminal Count A27 Address4 B28 Address Latch Enable A28 Address3 B29 +5V A29 Address2 B30 Oscillator A30 Address1 B31 Ground A31 Address0 Ключ Ключ D1 Memory Access 16 bit C1 System Bus High D2 I/O 16 bit C2 Latch Address 23 D3 IRQ10 C3 Latch Address 22 D4 IRQ11 C4 Latch Address 21 D5 IRQ12 C5 Latch Address 20 D6 IRQ15 C6 Latch Address 19 D7 IRQ14 C7 Latch Address 18 D8 DMA Acknoledge0 C8 Latch Address 17 D9 DMA Request1 C9 Memory Read D10 DMA Acknoledge5 C10 Memory Write D11 DMA Request5 C11 Data8 D12 DMA Acknoledge6 C12 Data9 D13 DMA Request6 C13 Data10 D14 DMA Acknoledge7 C14 Data11 D15 DMA Request7 C15 Data12 D16 +5V C16 Data13 D17 Master 16 bit C17 Data14 D18 Ground C18 Data15 Таблиця 2. Призначення контактів роз'єму 16-розрядної шини ISA.
Не дивлячись на відсутність офіційного стандарту і технічних "родзинок" шина ISA перевершувала потреби середнього користувача зразка 1984 року, а "засилля" IBM AT на ринку масових комп'ютерів привело до того, що виробники плат розширення і клонів AT прийняли ISA за стандарт. Така популярність шини привела до того, що слоти ISA до цих пір присутні на всіх системних платах, і плати ISA до цих проводяться. Правда, Microsoft в специфікації PC99 передбачає відмову від ISA, але, як мовиться, до цього потрібно ще дожити.

Шини

Шина - це канал пересилки даних, використовуваний спільно різними блоками системи. Інформація передається по шині у вигляді груп бітів. До складу шини для кожного біта слова може бути передбачена окрема лінія (паралельна шина), або всі біти слова можуть послідовно в часі використовувати одну лінію (послідовна шина). На малюнку показано типове підключення пристроїв до шини даних.

Шина з трьома станами

Три перебування на шині - це стани високого рівня, низького рівня і 3-ее стану. 3-ее стану дозволяє пристрою або процесору відключитися від шини і не впливати на рівні, що встановлюються на шині іншими пристроями або процесорами. Таким чином, тільки один пристрій є таким, що веде на шині. Логіка, що управляє, активізує в кожен конкретний момент тільки один пристрій, який ставати ведучим. Коли пристрій активізований, воно поміщає свої дані на шину, все ж таки решта потенційних ведучих переводиться в пасивний стан.
До шини може бути підключені багато приймальних пристроїв. Поєднання сигналів, що управляють і адресних, визначає для кого саме призначаються дані на шині. Логіка, що управляє, порушує спеціальні стробуючі сигнали, щоб вказати одержувачеві коли йому слід приймати дані. Одержувачі і відправники можуть бути однонаправленими і двонаправленими. На малюнку показані двонаправлені відправники/одержувачі, підключені до шини.
Шинна організація набула широкого поширення, оскільки в цьому випадку всі пристрої використовують єдиний протокол сполучення модулів центральних процесорів і пристроїв введення/висновку за допомогою трьох шин.
Сполучення з центральним процесором здійснюється за допомогою трьох шин: шини даних, шини адрес і шини управління.
Шина даних служить для пересилки даних між ЦП і пам'яттю або ЦП і пристроями введення/висновку. Ці дані можуть бути як командами ЦП, так і інформацією, яку ЦП посилає в порти введення/висновку або приймає звідти. У МП 8088 шина даних має ширину 8 розрядів. У МП 8086, 80186, 80286 ширина шини даних 16 розрядів; до МП 80386,80486,Pentium і Pentium Pro - 32 розряду.
Шина адрес використовується ЦП для вибору необхідного елементу пам'яті або пристрою введення/висновку шляхом установки на шині конкретної адреси, відповідної одному з елементів пам'яті або одного з елементів введення/висновку, що входять в систему. По шині управління передаються сигнали, що управляють, призначені пам'яті і пристроям введення/висновку.
Магістральна організація припускає наявність модуля, що управляє. Основне призначення цього модуля - організація передачі слова між двома іншими модулями.
Операція на системній магістралі починається з того, що модуль, що управляє, встановлює на шині кодове слово модуля - відправника і активізує лінію строба відправника. Це дозволяє модулю, кодове слово якого встановлене на шині, зрозуміти, що він є відправником. Модуль, що потім управляє, встановлює на кодове слово модуля - одержувача і активізує лінію строба одержувача. Це дозволяє модулю, кодове слово якого встановлене на шині, зрозуміти, що він є одержувачем.
Після цього модуль, що управляє, порушує лінію строба даних, внаслідок чого вміст регістра відправника пересилається в регістр одержувача. Цей крок може бути повторений будь-яке число разів, якщо потрібно передати багато слів.
Дані пересилаються від відправника одержувачеві у відповідь на імпульс, що порушується модулем, що управляє, на відповідній лінії строба. При цьому передбачається, що до моменту появи імпульсу строба в модулі - відправнику дані підготовлені до передачі, а модуль - одержувач готовий прийняти дані. Така передача даних носить назву синхронної (синхронізованою).
Процеси на магістралях можуть носити асинхронний характер. Передачу даних від відправника одержувачеві можна координувати за допомогою ліній стани, сигнали на яких відображають умови роботи обох модулів. Як тільки модуль призначається відправником, він приймає контроль над лінією готовності відправника, сигналізуючи з її допомогою про свою готовність приймати дані. Модуль, призначений одержувачем, контролює лінію готовності одержувача, сигналізуючи з її допомогою про готовність приймати дані.
При передачі даних повинні дотримуватися дві умови. По-перше, передача здійснюється лише в тому випадку, якщо одержувач і відправник сигналізують про свою готовність. По-друге, кожне слово повинне передаватися один раз. Для забезпечення цих умов передбачається певна послідовність дій при передачі даних. Ця послідовність носить назву протоколу.
Відповідно до протоколу відправник, підготувавши нове слово, інформує про це одержувача. Одержувач, прийнявши чергове слово, інформує про це відправника. Стан ліній готовності у будь-який момент часу визначає дії, які повинні виконувати обидва модулі.
Кожен крок в передачі даних від однієї частини системи до іншої називається циклом магістралі (або часто машинним циклом). Частота цих циклів визначається тактовими сигналами ЦП. Тривалість циклу магістралі пов'язана з частотою тактових сигналів.
Першою системною, розробленою для комп'ютерів PC/XT, в основі яких лежали мікропроцесори, була шина PC/XT-bus. Вона була 8-и розрядною, а її контролер забезпечував роботу на чистоті мікропроцесора (4,77мгц). З появою машин типа PC/AT, що використовують 16-и розрядні мікропроцесори 80286, а пізніше і 80386 (версія SX), була створена шина PC/AT-bus. У зв'язку із зростанням тактової частоти мікропроцесорів до 12-16 Мгц контролер виконував її ділення навпіл для забезпечення прийнятної тактової частоти роботи шини.

ISA

На базі цих двох шин був розроблений міжнародний стандарт ISA (Industry Standard Architecture), що широко використовується в сучасних комп'ютерах. Типова тактова частота - 8 Мгц. Ділення частоти залишається функцією контролерів системних шин, але оскільки відбулося подальше збільшення тактової частоти мікропроцесори до 25,33 і 50 Мгц, коефіцієнт ділення був збільшений. Окрім збільшення розрядності збільшилася кількість переривань (IRQ) і каналів прямого доступу в пам'ять (DMA) (у ISA 15 і 7 відповідно), а також функціональних і діагностичних можливостей. У теж час зберігалася спадкоємність системних шин, зокрема на рівні контактів роз'ємів. Завдяки цьому в нових системах можна використовувати розроблені раніше контролери і карти. Теоретична пропускна спроможність шини - 16 Мбайт/с, практично вона нижче оскільки обмін даними по шині проводиться за три такти роботи процесора. Для слотів розширення на материнській платі комп'ютерів з шиною ISA-16 встановлюється стандартна пара роз'ємів (або один здвоєний роз'єм) з числом контактів 62+36, а на шині ISA-8 встановлюється роз'єми з 64-контактами.
Контролери периферійних пристроїв Процесори 386 і 486 є 32-розрядними і працюють із зовнішньою тактовою частотою 20, 25, 33 або 40 Мгц, а по шині ISA 32-бітові дані передаватимуться 16-бітовими блоками з частотою всього 8 Мгц, тобто має місце різке уповільнення швидкості обміну
даними між процесором і ПУ. Найбільш високої швидкості передачі даних вимагають дві підсистеми ПЕВМ: відеосистема і накопичувачі на жорстких дисках. Для забезпечення ефективної роботи цих підсистем було розроблено
декілька технологій побудови "локальної шини" (Local Bus), з
яких в даний час використовуються дві:
- VESA local bus (VLB), розроблена асоціацією Video Electronic Standarts Association;
- Peripherial Component Interconnect (PCI), розроблена фірмою Intel.
Особливість технології Local Bus полягає в тому, що високошвидкісні ПУ не пов'язані з системною шиною, а підключаються безпосередньо до процесора, працюють на повній частоті процесора і обмінюються 32-бітовими блоками даних.

Види системних шин

Системна шина вдає із себе сукупність сигнальних ліній, об'єднаних по їх призначенню (дані, адреси, управління).
Основною функцією системної шини є передача інформації між базовим мікропроцесором і рештою електронних компонентів комп'ютера. По цій шині так само здійснюється не тільки передача інформації, але і адресація пристроїв, а також обмін спеціальними службовими сигналами.
Всі сучасні комп'ютери мають в своєму розпорядженні комбіновані системні шини, наприклад, ISA (Industry Standart Architecture - стандартна промислова архітектура) і PCI або EISA (Extanded Industry Standart Architecture) і PCI (Peripheral Component Interconnect). Одна з шин називається первинною системною (EISA, ISA), а інша (PCI) вторинною системною.
Системну шину умовно можна розділити на шину даних, адресну і шину управління. Якщо найважливішою характеристикою двох перших шин є розрядність, то стосовно третьої говорять про кількість ліній апаратних переривань IRQ і ліній вимоги зовнішніми пристроями прямого доступу до пам'яті DMA.
Передачею інформації по системній шині управляє один з підключених пристроїв або спеціально виділений для цього вузол, званий арбітром шини.
У комп'ютерах використовують системні шини, відповідні модифікаціям ISA з частотою 8,33 Мгц і EISA з частотою 33 Мгц, а так само шина PCI з частотою 66 Мгц.
Архітектура системної шини тієї або іншої моделі системної плати залежить від виробника і визначається типом платформи ПК (типом центрального процесора), вживаним набором мікросхем chipset і кількістю і розрядністю периферійних пристроїв, що підключаються до даної системної плати. Так системні шини платформи Pentium, тобто PCI забезпечують обмін центрального процесора з оперативною пам'яттю 64-разрядами даних, при цьому адресація даних здійснюється 32-розрядною адресою. З периферійними пристроями шина ISA підтримує обмін 16-розрядним кодом даних і 16-розрядним адресним кодом даних, шина EISA - 32-розрядним кодом даних і 32-розрядним адресним кодом.

Пропускна спроможність шини

Часто використовується як критерій порівняння можливостей шин різної архітектури максимальна пропускна спроможність шини. Її можна розрахувати, помноживши її робочу частоту на кількість байт, що передаються в одному такті (ширину смуги пропускання). Таким чином теоретично швидкість обміну по шині ISA може досягати 16 Мбайт/с, по шині EISA - 33 Мбайт/с, а по шині PCI - 533 Мбайт/с .
Наприклад, системна шина процесора Pentium має частоту 66,67 Мгц і ширини смуги пропускання 8 байт. Тому максимальна пропускна спроможність шини Pentium, тобто PCI складає 66,67х8 або 533 Мбайт/с . Якщо процесор має тактову частоту вище за частоту системної шини і/або здатний виконувати декілька інструкцій в одному такті, він може повністю використовувати пропускну спроможність шини. Це приводить до затримок, що істотно знижують продуктивність операцій. Збільшення пропускної спроможності вимагає збільшення або тактової частоти, або ширини смуги пропускання шини.

Принцип роботи схеми

Після того, як АЦП видасть дані, на RS Тригер поступить сигнал (вхід S), що зводить, і сформує на шині ISA сигнал переривання IRQ (Interrupt Request - запит переривань), сигнал повинен утримуватися до початку обробки процесором запитаного переривання, як тільки цей сигнал поступає на шину процесор розпізнає його, і надає адресу .
На дешифраторі адреси відбувається розпізнавання адреси. Якщо на вхід дешифратора поступила адреса 381h разом з сигналом IOR, тоді після їх розпізнавання, формується сигнал CS1 керівник регістром номер 1 (RG) а також сигнал керівник напрямом передачі у двостороннього шинного формувача організованого так, щоб при подачі на його вхід низького рівня сигналу передача даних здійснювалася від АЦП до шини, а у разі високого рівня сигналу від шини ISA до Цап.
Після розпізнавання адреси і сигналу IOR, тригер повинен вимкнутися за рахунок подачі сигналу (на вхід R) RS тригера, що управляє.
Після чого сигнал, сформований АЦП, що поступає на вхід регістра, зберігається, а потім потрапляє в двонаправлений шинний формувач, який передаватиме дані від АЦП в шину.
У разі приходу адреси 380h разом з сигналом IOW, буде сформований інший сигнал CS2, керівник регістром номер 2 (RG), тоді дані прийшли з шини ISA пройдуть через двонаправлений шинний формувач, регістр і потраплять на Цап.

Схема системної шини ISA

DRQ1РDRQ3 (запит прямого доступу до пам'яті). Ці вхідні сигнали служать для запиту доступу до асинхронних каналів, які використовуються периферійними пристроями, щоб дістати можливість прямого доступу до пам'яті. На лінії DRQ повинен підтримуватися високий рівень сигналу до тих пір, поки рівень на відповідній лінії DACK не стане низьким.
DACK0РDACK3 (сигнали підтвердження запиту ПДП). Ці сигнали з активним низьким рівнем використовуються для підтвердження прийому сигналів запиту ПДП і для регенерації динамічної пам'яті (DACKO).
Т/С (кінець блоку даних). По цій лінії видається імпульс, коли досягається кінець блоку даних, передаваних по каналу прямого доступу до пам'яті.
У розробленому пристрої сполучення використовуються сигнали D0 - D7, A0 - A9, AEN, IOR, IOW, Reset.

Список використаної літератури

1). Журнали Hard’n’Soft за 97 і 98 роки.
2). Степаненко О.С. “Досьє користувача: комп'ютер зсередини”
3). Ю. Шафрин, „Основи компьютерної технології”. М., АБФ, 1997
4). Новиков Ю.В., Кондратенко С.В. , “Локальные сети: архитектура, алгоритмы, проектирование” - М .: Издательство Эком, 2001.-312 с.





Повна інформація про роботу

реферат "Шина ISA (комп'ютерна техніка)" з предмету "Система технологій". Робота є оригінальною та абсолютно унікальною, тобто знайти її на інших ресурсах мережі Інтернет просто неможливо. Дата та час публікації: 04.02.2011 в 21:25. Автором даного матеріалу є Повхліб Вікторія. З моменту опублікування роботи її переглянуто 696 та скачано 35 раз(ів). Для ознайомлення з відгуками щодо роботи натисніть [перейти до коментарів]. По п'ятибальній шкалі користувачі порталу оцінили роботу в "5.0" балів.

Повхліб Вікторія...

чудова робота про шину ISA


Подібні матеріали