Методы зменшення шумів і підвищення помехоустойчивости електронних устройств

Універсальні приборы, эквивалентные за значенням транзистору, которые створюються на тонких кремнієвих платівках СБИС, в час так мініатюрні і дешевы, что надзвичайно велику число процесорів то, можливо об'єднано на єдину сеть. В 1978 г. 100.000 елементів було успішно інтегровано в ЗУ обсягом 64Кбит. В 1981 р. фірма Hewlett-Packard оголосила з приводу створення микропроцессорного кристалла, содержащего 450.000 елементів. Следовательно, многопроцессорные комп’ютери «середнього класу «із кількістю кристалів і від кількох тисяч і по мільйонів незабаром почнуть рельностью. Тобто. окремий комп’ютер може містити 10[pic] x 10[pic] =10[pic] элементов.

Такі мікропроцесорні системи можуть бути дуже успішно використані на вирішення проблем, примером якого є моделювання у трьох вимірах атмосферних мас для прогнозу погоды, моделирование тривимірних зон земної коры, моделирование великих мереж нейронов, составляющих мозок человека, и дуже великі набір преобразований, необходимых до складного поведінки просторових объектов.

Для таких комп’ютерів обробка зображень і ставлення до образів стануть основними областями применения, т.к. вони висувають прроблемы обробки информации, решение яких вимагає і великих і швидкодіючих комп’ютерів з великим паралелизмом. Действительно, как показують исследования, основные обчислювальні процедури під час вирішення більшості завдань обробки сигналів у реальному масштабі часу може бути було зведено до набору операцій над матрицами. Широкие дослідження у сфері обчислювальних методів лінійної алгебри увінчалися створенням стійких пакетів програм виконання цих операцій із допомогою однопроцессорных комп’ютерів послідовного действия. Для забезпечення виконання більшості алгоритмів у реальному масштабі часу потрібно значно збільшити швидкість вычислений. Несмотря на досягнення у технології цифрових інтегральних схем (ИС), нельзя просто прогнозувати подальші успіхи у виробництві швидкодіючих елементів обчислювальних пристроїв, і підвищення на кілька порядків продуктивності процесора в обробці у реальному масштабі часу має здійснюватися ефективним використанням паралелізму при вычислениях.

Найбільш безпосереднім способом реалізації паралельної обробки сигналів є просте приєднання низки процесорів до спільної шині. Действительно, большинство сучасних серійних мікропроцесорних комплектів відрізняється такий мультипроцессорностью. К цієї думки прийшли не сразу. На ідею доцільності використання структури з повторюваних модулів навела високу вартість розробки проекту высокопараллельного СБИС-процессора.

У дусі цих тенденцій розвиток архітектури мікропроцесорних систем зводиться побудувати багатопроцесорних систем різних типів і вирішенню попутно з’являються задач.

Ми зупинимося на основних напрямах розвитку багатопроцесорних систем і проблеми взаємодії процесорів з магистралями (затронем історію розвитку модульних систем з магистрально-модульных).

Традиційні однопроцессорные послідовні ЕОМ і многопроцессорные сети.

Обычная «послідовна універсальна ЕОМ «строится, как правило, посредством підключення швидкодіючої пам’яті до єдиної центральному процессору (ЦП), который вибирає команди з памяти, декодирует кожну з них, выбирает данные (в відповідність до розпорядженням в команде), хранящиеся у осередках памяти, выполняет зазначені операції і запам’ятовує результати в запропонованих осередках .Крім того, к системі мають бути підключені устрою введення і вывода.

ЦП мал.1. Варіант уявлення такий системы:

ВВОД->R->ВЫВОД ЗУ включено до ЦП (содержащему и.

ПАМ’ЯТЬ процессор, и контроллер);они, в свою очередь, связаны з устройствами.

введення і вывода.

(часто через регістри R).

Конвейерные системи компьютеров (или процессоров).

Кожен процесор у системі багаторазово виконує те ж команду над послідовністю данных, проходящих через систему. Это значит, что якщо сама й той самий послідовність команд повинна виконуватися над великою кількістю різних блоків данных, может бути побудована конвеєрна система довжиною на повну послідовність команд і такі може бути пропущені через процесори системи П1-ПN.

рис. 2. Конвеєр з N процессоров, через які відбуваються данные.

Устройство->П1->П2->П3->…->ПN-> Пристрій введення вывода В такті 1 процесор П1 виконуватиме першу команду над першим блоком данных. В такті 2 процесор П2 виконуватиме другу команду над першим блоком данных, а П1-первую команду над другим блоком данных, и т. д.

Якщо конвйере є N процессоров, программа виконуватиметься приблизно d*N раз быстрее, чем в однопроцессорной ЭВМ (dкоэффициент, учитывающий, что не потрібно в вибірці і декодуванні наступній команды, поскольку кожен процесор здійснює вибірку один раз, а потім багаторазово повторює виконання одному й тому ж команди). Найбільш високопродуктивні із сучасних «супер-ЭВМ », например, Cray- 1 і CDC-255 фірми Seymour Cray містять подібні конвеєри десь із десятка дуже потужних і дорогих процесорів до виконання векторних операцій над масивами даних. Найпотужніший із побудованих до кінця 90-х рр. конвейеров-конвейер многопроцессорной системи CytoComputer, специализированный виконання операцій обробки изображений. Каждый з процесорів машини CytoComputer набагато простіше й меньше, чем в ЕОМ Cray-1,но їх загальну число-113. Використовуючи нові кристали СБИС (один процесор в кристалле), проектируемые у майбутнє системи планується побудувати із ще більшої кількості процессоров, которые можуть бути в конвейеры (теоретически довільній длины).

Матричні структури з дуже великої числа простих процессоров.

У 80е рр. було побудовано 3 дуже серйозні двомірні системы. В їх кількість входять: -розподілений матричний процесор DAP (distributed array processor) розміром 64Х64, спроектированный фірмою ICL. -стільниковий логічний процесор зображень CLIP-4(cellular logic image processor) размером96Х96, розроблений лондонському університетському коледжі, -і великий паралельний процесор MPP (massively parallel processor) размером 128Х128, спроектированный фірмами GoodYear-Aerospace і NASA Goddard. У цих системах кожен із тисяч процесорів виконує те ж команду над різними потоками данных. Данные, которые необхідно обработать, и обсяг що у ідеалі відповідає розмірам матриці процессоров, вводятся в систему таким образом, что кожен із процесорів має у власної пам’яті одне підмножина таких данных, например, один елемент растра. Далі кожний з процесорів обробляє данные, хранящиеся у власному памяти, а також дані його найближчих соседей.

рис. 3.Матричные структури ЭВМ.

а) П-П-П-П-П-П-П-П Двовимірна матриця з 8Х8 процессоров.

П-П-П-П-П-П-П-П Кожен процесор з'єднаний із 4мя сусідніми по.

П-П-П-П-П-П-П-П горизонталі й вертикали (в інших структурах.

П-П-П-П-П-П-П-П процесори може бути з'єднані в четвірки по.

П-П-П-П-П-П-П-П діагоналям або кожна процесор може быть.

П-П-П-П-П-П-П-П з'єднаний із 6ю соседними).Каждый процессор

П-П-П-П-П-П-П-П безпосередньо пов’язаний із загальною памятью (на.

П-П-П-П-П-П-ПП малюнку не показано), а також із изображенным.

лініях зв’язки Польщі з пам’яттю 4х соседних.

б) П-П-П-П-П-П-П-П Матриця з 1Х8 процессоров, каждый з Ввод->R-R-R-R-R-R-R-R->Вывод яких з'єднаний із собственной.

М М М М М М М М пам’яттю М, а также (через регістри R) с.

введенням і выводом (иначе це можна зробити розглядати, як вид на наведену вище структуру 8Х8 з одного стороны, показывающий, что кожен із процессоров (П) одномірної матриці 1Х8 двумерной структури розміром 8Х8 сполучається з власної пам’яттю М і уведенням-висновком через регистры).

Такие великі матричні системи можливі тільки з тому, чтокаждый процесор виконано настільки простым, насколько це возможно, и усі вони виконують те ж команду (т.е.необходим лише одне контроллер).При використанні СБИС-технологий майбутнього такі паралельні матричні системи будуть ставати дедалі привабливішими через простоту і високої повторюваності їх модульної структуры.

Варіації більш загальних структур сетей.

Из-за обмежені можливості матриц, вызванных переважно міркуваннями стоимости (одноразрядные процессоры, единый контролер та зв’язку тільки з сусідніми процесорами) переважно поводитися з сетями (процессоров) інших видов. Было розроблено багато типів сетей, включая кольцевые, nкубические, решетчатые, звездные, «сніжинка », чечевицеобразные, древовидные, х-древовидные, пирамидальные і безліч структур, описываемых іншими графами. В нашому випадку граф-просто відображення набору підсистем, об'єднаних у єдиний мультипроцессор;инода вузлами графа є окремі процесори чи память, а не повні ЕОМ. Проте таких систем насправді було побудовано обмаль і лише 2 їх із числом процесорів більше 50: Cm і Genoa machine. Число варіантів побудови практично бесконечно, поскольку вони містять все мислимі способи сполуки наростання паралельно з удосконаленням і здешевлення технології числа процессорных елементів. Серед найпривабливіших мереж виділяються ті, структура яких відбиває що здійснюється алгоритм. Наиболее цікавими прикладами таких структур є деревоподібні і матриці змінюваного конфігурації зі звичайних ЕОМ. Дерева мають хорошу структуру для значної частини задач, в яких інформація сортируется, сравнивается чи якимось чином ущільнюється і реорганизуется, а також де запоминается, извлекается чи передается. Матрицы мають хорошу структуру для локальної передачі інформації. Найкращими вважаються пірамідальні многопроцессорные системы, поскольку вони ефективні як при паралельної локальної обработке, но і при глобальних передачах і перетвореннях информации.

Архітектура проблемно-орієнтованих систем для перетворення потоків данных.

У многопроцессорной мережі найкраще можна розмістити проблемноорієнтований алгоритм-операции організуються як у складальному конвейере, а інформація просувається також начебто через конвейер. Это дає потік данных (типа транспортного) про двовимірному изображении, и цей потік відбувається за тривимірної структурі. Великі двомірні образи чудово розміщуються у великих матричних структурах, и великі матричні многопоцессорные системи здатні дуже ефективно виробляти послідовності операцій із обробці поетапно преутвореного зображення. Пірамідальні процесори на додаток до цьому дозволяють програмісту згортати і стискати запоминаемую інформацію про перетвореному изображении, когда необхідно скоротити обсяг цих данных. Представляется также, что пірамідальні процесори потенційно мають забезпечувати надзвичайно високу потужність при обробці потоків зображень у реальному масштабі часу завдяки конвеєрної організації обробки таких двовимірні зображень при складної послідовності операцій поетапно наростаючою глобальности, выполняемых у різних шарах тривимірної пирамиды.

Відповідність матричних і пірамідальних процесорів технології СБИС.

Процессоры, используемые в матричних і пірамідальних системах, обычно прагнуть зберегти максимально простими. Майже у всіх варіантах систем використовувалися одноразрядные процесори із кількістю вентилів від 100 до 800. Причиною цього є то, что задля досягнення хоча б чотириразового збільшення швидкості та обчислювальної потужності обробки завдяки послідовному нарощуванню паралельно працюючих процесорів розробники систем вибирали найпростіші із можливих одноразрядные процессоры, обеспечивая виконання До одноразрядных операцій в обробці К-разрядных чисел чи рядків. По-видимому, объем памяти, необходимый кожному процесору, є функцією від загального обсягу памяти, необходимого в обробці зображень чи інших наборів данных, поступающих в систему. Поэтому кожен процесор потребує пам’яті щодо невеликого обсягу (реалізовані системи обладнані пам’яттю від 32 до 4096 біт на процесор). Процесорам об'єднують у высокорегулярную микромодульную систему, которая є одним із найбільш придатних для реалізації як СБИС за високої щільності упаковки. Нині щодо одного кристалі СБИС випускається по 4,8 і більше таких одноразрядных процессоров. Впоследствии має стати можливим виробництво щодо одного кристалі сотень і навіть тисяч процесорів зі своєю пам’яттю для каждого. Это різко контрастує у реалізації в СБИС звичайних однопроцессорных систем, для которых (даже принагідно упаковки одного чи навіть кількох процесорів однією кристалле) останется необхідним наявність кількох кристалів до роботи з кількома мільйонами байт швидкодіючої пам’яті кожного з процесорів. Многопроцессорные матричні і пірамідальні системи з 1024 і більше процесорів можна побудувати з урахуванням матриці розміром 16Х16, т. е. лише з 256 кристаллов, в кожному у тому числі міститься матриця розміром 64Х64 з 4096 400-элементных процесорів з пам’яттю обсягом 512 бит. Такая матриця чи пирамида, основанием якої була матриця, що містить трохи більше однієї третини числа процесорів в основании, может бути реалізована досить невеличкому числі кристалів зі ступенем інтеграції 10, упакованих в одній пластине. Высокорегулярная микромодульная матрична чи пірамідальна структура найбільш приваблива виготовлення отказоустойчивой СБИС з інтеграцією на рівні пластины.

Модульні многопроцессорные інформаційно-вимірювальні системы.

У 60х г. г.развитие обчислювальної техніки призвело до необхідності стандартизувати як розміри модулей, но і канали зв’язок між ним. Это було зроблено до 1969 г., когда опублікували європейський стандарт EUR- 6100 на модульну систему КАМАК (CAMAC), разработанную ядерними электронщиками провідних європейських інституцій оснащення складних экспериментов, например, на прискорювачах атомних частиц. Одно з прочитань слова CAMAC-Computer Applications for Measurements and Control-применение комп’ютерів для вимірювання, і управління. У електронної системі модулем є друкована плата із вузькою передній панеллю і пласким многоконтактным розніманням протилежному боці платы. Модули вставляють в каркас з направляющими, в яких ковзає плата. Задняя стінка каркаса виконано вигляді плати з відповідними частинами разъемов, которые з'єднані друкованими чи начіпними проводниками, образующими електричні магістралі передачі кодованої информации. По спеціально призначеним лідерів в модулі подається електричне харчування. Усі присоединительные розміри модулів і каркасів суворо стандартизованы. Определены тривалості і амплітуди електричних сигналов, а також напруги харчування модулей. Впервые міжнародної практиці були стандартизовані як размеры, но і логічний протоколправила передачі лініями магістралі. У дорогої магістралі КАМАК лінії було використано дуже нерационально:24 лінії для чтения, 5-для передачі команд і лише 4 лінії було визначено для передач лише 16ти адрес в модуле. Все лінії починалися в крейт-контроллере-крайнем правом модуле, который служив для зв’язку магистали каркаса-крейта з зовнішнім міні-комп'ютером, працюють у іншому логічному протоколі («crate «англійською мовою означає плаский ящик з отделениями, например, ящик стекольщика).Налево в магістраль контролер передавав для 24х модулів информацию, выработанную компьютером, а направо йшла з модулів необработанная, но вже закодована інформація, яка відображає величины, измеренные датчиками в эксперименте. Двунаправленность интерфейсного контролера було втілено у емблемі системи КАМАК як дволикого бога Януса. Через 3−4 року після публікації стандарту десятки фірм за кордоном випускали модулі КАМАК більш 300 типів як экспериментов, так й у контролю та управління технологічними процесами на виробництвах. Подібно залізничним системам, электрические модульні системи також долговременны. Если модулі досить поширилися та його кількість перевершило якийсь критичний уровень, то навіть морально застарілу апаратуру виявляється вигідним эксплуатировать. Большой парк накопичених різноманітних модулів дозволяє протягом кількох дней, а те й годин, скомпонувати систему з новими характеристиками. Системе КАМАК вже зібрано понад 25 лет, но вона досі використовують як з ПЭВМ, так і з мікропроцесорами, умонтованими у контроллер.

Мікропроцесори в модулях.

Творці системи КАМАК наприкінці 60х рр. самі почали застосувати що що з’явилися інтегральні мікросхеми, але вони забракнуло сміливості предположить, что в 1972 р. в електроніці розпочнеться революция-появится мікропроцесор. Незручності магістралі КАМАК змусили електронників шукати решения, позволяющие змогли ефективно використати якісно нову ИС.

Введение

мікропроцесора в модулі перетворювало в микрокомпьютеры, а крейты-в многопроцессорные системи, які потребують ємної пам’яті з великим кількістю адресов.16 адрес в модулі КАМАК виявилися цілком недостаточными, поэтому провідні електронні фірми Motorola і Intel до середині 70-х г. г.создали модульні системи 3го поколения: Versabus і Multibus, магистрали яких містили 16, а потім і Юлії 20 адресних линий, что забезпечувало ємність системи близько 1млн.адресов. Знадобилися й побудувати нові функції в логічному протоколі. Деякі з процессорных модулів виконували найважливіші задачі в системе, а інші включалися в роботу рідше, тому довелося встановлювати пріоритети модулів навчання магистрали, а також вирішувати конфліктні ситуации, когда 2 чи більше модулів одночасно намагаються зайняти магістраль. І тому знадобилися б додаткові линии. Чтобы обмежити загальне кількість линий, стали використовувати одні й самі лінії передачі як адрес, і данных: сначала передавали адрес (несколько бітов якого є адресою модуля), а потім лінії переключали на регістр данных. Эти нововведення заклали основи магистрально-модульных багатопроцесорних информационно-измерительно-управляющих систем-МММИИУС.

Що було дальше.

Для завоювання світового фінансового ринку Motorola швидко перевела свою систему на європейські конструктивы, назвав її Versabus Module EuropeBus, сокращенно VME, а Intel у розвинених європейських ж конструктивах випустив нової судової системи Multibus- 2, использовав новшества, реализованные у системі Fastbus, созданной ядерними электронщиками США до 1982 г. Во всіх трьох системах слова адреси — й даних збільшено до 32х разрядов, что забезпечило ємність спільної па-м'яті системи на чотири млрд.адресов. VME першої вийшла міжнародний рынок, а досконаліша система Multibus-2 запізнилася і не належного распространения, хотя цю апаратуру почали друкувати понад сто фирм. Аппаратуру VME і його поліпшені модифікації випускають більш 300 фірм у різних странах, несмотря на архаїчність базової структури системы. В Росії збирають модулі VME, но на іноземних комплектуючих й у незначних обсягах. У ПЕОМ також є магистраль, обслуживающая процесор, плати пам’яті та внутрішнього облаштування вводу-виводу информации. В комп’ютері PS/2 фірми IBM до магістралі «Microchannel «може бути приєднано до максимально восьми 16- розрядних процессорных модулів чи чотирьох 32-разрядных модулів. Архітектура «Microchanne «спеціалізована на структуру мікропроцесорів Intel. У стандарті Fastbus було визначено локальна інформаційна мережу довільній конфигурации, работающая в логічному протоколе, впервые єдиному для модулів, крейтов і сети. Скорость передачі через магістраль доведено до рекордного тих часи значення 80 Мбайт/сек., для цього тривалість фронтів імпульсів довелося зменшити до 10 нсудесятеро короче, чем у системі КАМАК. Розвиток МАГИСТРАЛЬНО-модульных систем завершує розробка під гучною назвою Futurebus («магістраль майбутнього »)за стандартом США 1991 г. В цієї системі зроблено одна принципова добавление, учитывающее особливість багатопроцесорних компьютеров. В таких системах кожен мікропроцесор має у своєму розпорядженні допоміжну кэш-память.Во час виконання паралельних програм одного з процесорів з’являється проміжний результат, необхідний іншим процесорам для подальшої работы. Этот результат потрібно швидко передати в кеш-пам'яті нужденних процессоров. Процедура таких передач таки передбачена у стандарті Futurebus.

Відмова від магистрали-переход до РСИ.

Прогрес технології мікроелектроніки призвів до тому, что нашого часу розміри елементів в мікросхемах (транзисторов, резисторов, конденсаторов) удалось зменшити до 0.6−0.8 мкм, а число елементів щодо одного кристалі збільшити за кілька миллионов. Например, микропроцессор Pentium cодержит 3 млн. транзисторов, имеет соственную вмонтовану кеш-пам'ять і зі частотою до 100 МГц. Якщо ви трохи таких процесорів під'єднати лише до магістралі загального пользования, то їхньої роботи стає неэффективной: процессор, швидко який підготував проміжний результат, занимает магістраль для передачі іншому процессору, а інші процесори змушені простоювати протягом щодо повільної передачи. Магистраль, бывшая в 70−80х рр. верхом достижений, к кінцю 80-х років стала вузьким местом, нужно було шукати нове рішення. Специалисты, создававшие Fastbus і Futurebus+, в 1988 р. об'єдналися для створення системы, способной вирішити нові задачи. Была розпочато розробку стандарта, известного сьогодні як ANSI/IEEE Std 1596−1992 Scalable Coherent Interface-SCI, в російському переводе-Расширяемый Зв’язний Интерфейс, РСИ.

рис. 4.Модель вузла РСИ. [pic].

Принцип магістралі загального користування відхиляли на початку исследований. Решили, что у новій системі вузли слід з'єднувати індивідуальними связями, причем інформація повинна передаватися каналами зв’язку тільки одного направлении. Узел отримує інформацію з вхідного каналу в дешифратор адреса. Если повідомлення адресовано даному узлу, оно через дешифратор вступає у проміжну пам’ять FIFO з чергою типу «першим вошло-первым вийшло «і далі проходить на прикладні схеми вузла для обработки, например, мікропроцесорами і транспьютерами. Если повідомлення адресовано іншому узлу, оно через прохідну FIFO і перемикач передається в вихідний канал до наступному узлу. Если які були почалася видача обробленою інформації з вихідний FIFO, передача що проходить інформації затримується до закінчення видачі. Можна заметить, что вузли РСИ діють подібно залізничному узлу: если зі станції виходить потяг i вихідний шлях занят, то приходячи поїзд направляють на запасну колію для отстоя;если самий склад адресовано саме тому узлу, то його вагони сортують і подають на розвантажувальні шляху. Останній із ланцюжка вузлів РСИ сполучається з першим узлом-образуется кільце з кількох вузлів зв’язків. Найкоротший кільце складається з 2х узлов. Кольцеобразная структура дозволяє кожному вузлу отримувати підтвердження у прийомі свого сообщения. Для цього адресований вузол відразу після прийому повідомлення виробляє відлунняповідомлення передає їх у вихідний канал, чтобы воно минуло по колечку до вузлу, який викликав первинне сообщение. Предусмотрены спеціальні вузлиагенты, имеющие виходи бічні канали, для з'єднання з іншими обручками іншими пристроями, виконуваними за іншими стандартах. При допомоги интерфейсных агентів конкретна система може бути розширена додаванням нових кілець із заснуванням мережі довільній конфигурации. РСИ є відкритої системою, всі складові якої працюють на на єдиній логічному протоколі і вимагають далеких інтерфейсів. [pic] рис. 5.Применение системи РСИ. У-узел РСИ, А-агент, М-агент-мост, П-агент-переключатель, РС-рабочая станція у стандарті РСИ, VME-крейт VME, ПК-персональный комп’ютер, ПКР-персональный комп’ютер у стандарті РС, Э-сеть Ethernet.

Слово «зв'язний «в назві системи означает, что у стандарті передбачені логічні кошти на освіти зв’язковою групи кэш-памятей, получающих ідентичну оновлену информацию. Связность встановлюється програмно при допомоги кодов-указателей адрес тих узлов, которые мають увійти в зв’язну групу. Потім процессор, создавший нову інформацію, швидко виконує її запис в основну пам’ять й до групи кэшей. [pic] рис. 6.Запомининие в кэшах зв’язковою кэш-строки з допомогою кодов-указателей адресов.

Система РСИ-модульная, но не магистральная. Поскольку магістраль загального користування у ній понадобилась, из абревіатури МММИИУС зникла одна літера М. Физический образ ММИИУС у стандарті РСИ може дуже разнообразным: от персональної робочої станції до суперкомпьютера, содержащего тисячі микропроцессоров, и транспьютеров;от одиночного самого персонального комп’ютера у кімнаті до інформаційної мережі протяжністю десятки километров, объединяющей безліч комп’ютерів, і измерительно-управляющих устройств. Для компонування апаратурних систем в стандарті визначено канали зв’язку 2х типов. Для передачі повідомлень між модулями в стандартизованном каркасі служать 18 паралельних друкованих ліній задній плате. Передачи між як окремі вузлами виконуються послідовними кодами-по коаксиальному кабелю з відривом десятки метрів чи з оптоволоконному кабелю на кілометрів і более. Скорости передач рекордные: при паралельної передачі 1 Гбайт/сек на частоті 250 МГц, при последовательной-1 Гбит/сек. Обсяг повного адреса-64 разряда, причем найважливіші 16 розрядів висловлюють адресу вузла в целом, поэтому в апаратурною системі максимальне число вузлів то, можливо одно 2[pic] =65 536.Остальные 48 розрядів визначають дозволене число адрес у кожному узле-около 280 трлн. Якщо кожному адресі зберігати стандартне 64-разрядное слово данных, то максимальний обсяг інформацією вузлі становитиме 1.8 трлн. авторських аркушів по 40.000 знаків чи 3.8 млрд. книг «Радянський Енциклопедичний словник » .Насправді повний обсяг пам’яті не используют, но запас потрібен для зручності программирования. Стандартом обумовлено і малі дешеві системи з 32-разрядным адресом. В 1995 р. РСИ стала міжнародною стандартом, он прийнятий у ролі базової системи у ВПС навіть в ВМФ навіть Канады. Благодаря агентам-мостам апаратура РСИ буде з'єднана з колишніми магистрально-модульными системами вже існуючими мережами. Якщо говорити мовою рекламы, РСИ-мост в ХХІ век-век информатики, основанной на модульних відкритих інформаційних сетях.

Симетрична многопроцессорная обработка.

Ще одна приклад фундаментальної комп’ютерної технологии, которая від унікальних обчислювальних систем проклала собі шлях до щодо масовим і недорогим платформам, які у локальних обчислювальних сетях,-симметричная многопроцессорная обработка (Symmetric MultiProcessingSMP).

Сутність SMP.

По сути, для многопроцессорной обробки завжди потрібні й формує відповідні апаратні платформы, и операційні системы (ОС).Однако ОС можуть використовувати многопроцессорные платформи кількома в різний спосіб. При асиметричної многопроцессорной обробці процеси прикладних програм призначаються конкретному процесу на апаратної платформе. Нити кожного процесу повинні чекати, поки призначений їм процесор не освободится. Такой метод, як правило, менее эффективен, чем симетричний метод. Симетрична многопроцессорная обробка предполагает, что все процесори мають однакові можливості. У SMP-модели навантаження динамічно розподіляється між процессорами, так що неможлива ситуация, в якої одні ЦП перегружены, в то время, как інші нічим не зайняті. Є 2 загальні реалізації SMP, известные як сильносвязанная і слабосвязанная. Сильносвязанная виходить з схеме, согласно якої процесори спільно послуговуються даними з сукупності загальних ресурсов, прежде всего, из спільної па-м'яті. Слабосвязанные системи використовують механізм обміну повідомленнями між процесами задля об'єднаного використання ресурсов, когда це необходимо. В деяких слабосвязанных системах кожен процесор навіть мати свій власний контролер диска та інші підсистеми. Щоб повніше скористатися перевагами SMP з організацією многозадачности, выполнение ниток процесу контролюється з допомогою пріоритетних переривань. Пріоритетний переривання дозволяє ОС підтримувати контроль над программами: какую програму і коли запускать, так що сбившиеся програми що неспроможні поневолити систему і може викликати проблеми. Основною перевагою такий архітектури і те, що прикладні програми мають у своєму розпорядженні стільки ЦП, сколько имееется у наявності у сервера.Т.к. ОС займається плануванням роботи процессоров, прикладным програмам немає необхідності знати про кількість наявних процессоров. ОС призначить кожну нитку першому вільному процессору.

Программа-планировщик в ядрі ОС дозволяє розподіляти навантаження й у остаточному підсумку виконувати програми з тієї ж скоростью, с який кілька ЦП могуут із нею справиться.

Масштабируемость.Конфликты на шине.

Часто які словосполучення на кшталт «кілька процесорів », «многопроцессорные системи «тощо. наводять на вопрос, можно чи сказать, чему одно оптимальне число процесорів у системі? Треба мати в виду, что ефективність не зростає лінійно при додаванні чергового процессора. Вернее, она зростає лінійно зі збільшенням числа процесорів лише до тих пор, пока не наступають ограничения, связанные з вадами з'єднання з загальної шиной. Согласно відомому припущенню Мінського для широкого класу алгоритмів конфлікт між N процесорами з колективним розподілом ресурсів, з'єднаними із загальною шиною, обмежує підвищення продуктивності величиною log2N. Сучасні конструктори «суперкомп'ютерів «використовували ряд паралельних структур і маємо підвищення продуктивності в соответствиис законом Амдала: N/log2N. Розглянемо докладніше суть конфліктів на шине. Сетевая ОС повинна управляти кожним процесором и, следовательно, взаємодією процесора з внутрішніми викликами і периферійними пристроями на шине (поэтому, собственно, продуктивність і зростає линейно).Когда нитку в однопроцессорной системі неспроможна більш виконуватися до здійснення деякого условия, процессор маскує програмне переривання так, что ніхто інший процес неспроможна скористатися даним ресурсом. Затем він зберігає стан нити, чтобы виконання коду могло відновитися під час здійснення умови. У системі з однією процесором маскированное переривання запобігає використання процесором ресурса. Кроме того, достаточно просто зберігати опис рівнів переривання і масок, контролирующих доступом до структурам даних ОС. С додаванням кожної нової процесора це завдання стає дедалі більш трудной. ОС для SMP-платформы повинна уточнить, что лише одне процесор в момент виконує сегмент кода, который змінює глобальну структуру данных. Словом, в SMP-среде цей механізм (маскированное переривання) не гарантирует, что різні процеси ні мати доступу до того самого ресурсу через інше переривання. Для управління перериваннями між процесорами іноді используется (например, Windows NT Advanced Server) метод взаимоблокировки. По сути, взаимоблокировка є програмної процедурой, которая блокує доступ другого процесора до зайнятому ресурсу. Такой метод дозволяє запобігти псування процесорами глобальних структур данных, однако при непродуманої реалізації може призвести до тому, что процесори будуть бути бездіяльними протягом тривалого периода, ожидая звільнений замок блокування. Принаймні додавання нових процесорів до системи накладні Витрати управління конфліктами возрастают, и це зменшує віддачу від ОС, ориентированных на симметрично-многопроцессорную обработку. Это обставина теоретично буде як сейчас, так і далі обмежувати число процесорів, яке виправдано встановити SMP-платфорфу. Действительно, наиболее вузьким местом, как установлено, является системна шина, а її пропускна способность, несмотря попри всі нововведення, щойно встигає ріст продуктивності ЦП, а тут треба справитися з зростанням їх числа.

Специфікація багатопроцесорних систем компанії Intel.

На основі вищевикладеного можна отримати роботу певне уявлення про многопроцессорных (МП) системах, в частности, о SMP-платформах.В ролі конкретного прикладу використання багатопроцесорних систем розглянемо їх специфікацію, запропоновану компанією Intel (MPS-MultiProcessor Specification V.1.1).Главная мета спецификации-определить стандартний інтерфейс для багатопроцесорних платформ, который дозволить розширити сферу застосування PC/AT-платформ проти традиційними платформами, в той час зберігаючи повну сумісність з PC/AT лише на рівні программ (термин «PC/ATсумісність «используется, чтобы характеризувати компоненты, видимые (доступные)для програмних засобів). Серцем специфікації є даних, що визначають конфігурацію МП-системы.Эти структури даних створює ВIOS, в відомому форматі представляючи апаратні кошти стандартним драйверам пристроїв, чи Рівню Ізоляції Аппаратуры (HAL-Hardware Abstraction Layer) ОС. Специфікація визначає поставлені за умовчанням конфігурації аппаратуры, и з метою більшої гнучкості визначає розширення для стандартного BIOS. [pic] рис. 7.Концептуальные поняття. 1. Операционная система 2. Уровень абстрагування від апаратних коштів 3. BIOS МП-системы 4. Структуры данных, задающих конфігурацію МП-системы 5. Аппаратные средства.

У специфікації розглядаються такі питання: -створення з урахуванням PC/AT-платформ багатопроцесорних систем, які можуть виконувати існуючі програми для однопроцессорных і багатопроцесорних микроядерных ОС. -підтримка APIC (МП-контроллера прерываний) для обробки симетричного виводу-введення-висновку. -можливість вільно використовувати BIOS з мінімальним настроюванням на конкретну МП-систему. -таблиця факультативних МП-конфигураций з туристичною інформацією конфігурацію. -включення ISA й інших стандартів на шини, такие, как EISA, MCA, VL і PCI в МП-совместимые системи. -требования, обеспечивающие прозрачную (для програмного обеспечения) реализацию вторинної шини кешу і пам’яті. Мінімальний набір апаратних средств, который необхідний реалізації МПспецификации, таков: -чи кілька процессоров, по набору команд сумісних з архітектурою сімейств процесорів Intel 486 і Pentium; -чи кілька контролерів APIC на процесорах Pentium 735/90 чи 815/100; -прозорі для програм підсистеми кэшей і лбщей пам’яті; -видимі для програм компоненти PC/AT-платформ. Документ також властивості МП-систем, видимые для BIOS і ОС. Однако треба учитывать, что з розвитком технології що їх BIOS функції можуть изменяться.

Загальна структура МП-системы.

При побудові многопроцессорной архітектури можна використовувати одне з кількох концептуальних моделей сполуки обчислювальних элементов, а також немало схем взаємозв'язок харчування та варіантів реалізації. На малюнку показано загальну структуру МП-системы, построенной з урахуванням специфікації MPS 1.1.В неї входить сильно пов’язана архітектура із загальною пам’яттю з розподіленої обробкою даних, і переривань ввода-вывода.Она повністю симетрична; т. е.все процесори функціонально ідентичні і мають однаковий статус, и кожен процесор може обмінюватися з кожним іншим процессором. Симметричность має дві важливих аспекта: симметричность пам’яті і виводу-введення-висновку. Пам’ять симметрична, если все процесори спільно використовують загальне простір пам’яті і мають цьому просторі доступ з тими самими адресами. Симметричность пам’яті предполагает, что все процесори можуть виконувати єдину копію ОС. В цьому випадку будь-які існуючі системи та прикладні програми працюватимуть одинаково, независимо від кількості встановлених у системі процесорів. Вимога симетричності виводу-введення-висновку выполняется, если все процесори мають можливість доступу одних і тим самим підсистемам ввода-вывода (включая порти і контролери прерывания), причем будь-який процесор може мати простий переривання від будь-якої источника. Некоторые МП-системы, имеющие симетричний доступом до памяти, в той час є асиметричними стосовно прерываниям пристроїв ввода-вывода, поскольку виділяють один процесор для обробки прерываний. Симметричность вводу-виводу допомагає прибрати потенційно вузькі місця вводу-виводу і тим самим підвищити розширюваність системи. Системы, удовлетворяющие МП-спецификации, обладают симметричностью пам’яті і ввода-вывода, что дозволяє забезпечити розширюваність апаратних средств, а також стандартизуйте програмні кошти. [pic] 1. ЦП 7.Шины комунікацій контролера переривань 2. Контроллер переривань APIC 8. Модуль спільної па-м'яті 3. Контроллер шини пам’яті 9. Буфер графічних фреймів 4. Контроллеры кешу 10. Контроллер переривань APIC 5. Кэш-память 11. Интерфейс вводу-виводу 6. Высокопроизводительная шина 12. Шина розширення виводу-введення-висновку памяти.

Рис8.Архитектура МП-системы.

Основні компоненты МП-спецификация визначає системну архітектуру з урахуванням наступних компонентів аппаратуры: системные процесори, контролери APIC, системная память, шина розширення вводу-виводу. Системні процессоры. В цілях забезпечення сумісності з програмними коштів PC/AT, спецификация полягає в процесорах сімейства Intel 486 чи Pentium. Хоча усі процесори в МП-системе функціонально ідентичні, специфікація виділяє два їх типа: загрузочный процессор (BSP) і прикладні процессоры (AP).Какой процесор ж виконує функцію загрузочного, определяется апаратними засобами або апаратурою і BIOS. Это зроблено зручності і має значення під час ініціалізації і вимикання. BSP-процессор відпо-відає ініціалізацію системи і поза завантаження ОС. AP-процессор активізується після завантаження ОС. Контролери APIC. Данные контролери мають розподіленої архитектурой, в якої функцій управління перериваннями розподілені між двома функціональними блоками: локальным і ввода-вывода.Эти блоки обмінюються інформацією через шину, называемую шиною комунікацій контролера прерываний (ICC-interrupt communication controller). У МП-системе безліч локальних блоків та блоків вводу-виводу можуть колективно використовувати одну запис, взаємодіючи через шину ICC. Блоки APIC спільно визначають доставку переривання джерела переривань до одержувачів у всій МП-системе. Блоки APIC додатково збільшують розширюваність з допомогою розвантаження шини пам’яті від трафіку прерываний, а також поділу між процесорами навантаження з обробки переривань. Завдяки розподіленої архитектуре, локальные блоки чи блоки введеннявиведення можна реалізувати в окремої мікросхемі чи інтегровані з іншими компонентами системи. Системна память. В системах, совместимых з МП-спецификацией, використовується архітектура пам’яті стандарту AT. Вся пам’ять використовують як системна за винятком адрес, зарезервованих під устрою вводу-виводу і BIOS. МП-системы потребують значно більше високої пропускну здатність проти однопроцессорными. Вимоги зростають пропорційно числу процесорів на шині памяти. Поэтому специфікація містить рекомендації використовувати кэши другого уровня, призванные знизити трафік по шині і реалізують такі функции: стратегия відновлення із другого записом і протокол визначення узгодженості кэшей. От кэшей другого рівня життя та контролерів шини пам’яті требуется, чтобы вони були цілком прозорі для програмних засобів. Шина розширення ввода-вывода.Спецификация обесречивает побудова МПсистем з урахуванням платформ PC/AT, отвечающих промисловим стандартам. В проектах можна використовувати стандартні шини ISA, EISA, MCA, VL і PCI. BIOS виконує функції слоя, изолирующего особливості апаратних коштів від ОС і програмних додатків. Стандартний однопроцессорный BIOS виконує такі функции: проверяет системні компоненты;строит таблиці конфигурации, используемые ОС;инициализирует процесор і всю систему. У багатопроцесорних системах BIOS додатково виконує такі функции: передает інформацію конфігурацію в ОС, яка ідентифікує все процесори та інші компоненти МП-систем;переводит все процесори та інші компоненти многопроцессорной системи в заданий стан. Один із головних цілей цієї специфікації у тому, щоб забезпечити можливість побудови микроядерных ОС для багатопроцесорних систем. Это досягається завдяки гнучкому балансу між можливостями апаратури і BIOS. З допомогою BIOS потенційно величезне розмаїтість апаратних конфігурацій зменшується всього до кількох вариантов, которые може бути оброблені вже на початковій завантажувальної фазі роботи ОС.

Специфікація апаратних средств.

Для того, чтобы ОС могла працювати на багатопроцесорних платформах, аппаратные гроші мають мати певним набором свойств. Их специфікація визначає спосіб втілення компонентов, перечисленных у минулому разделе. Соответствие специфікації передбачає кілька аспектов, которые перераховані нижче. Конфігурація системної памяти. Спецификация МП-памяти полягає в стандартної карті пам’яті PC/AT розміром до 4 Гбайт. Кэшируемость і доступність фізичної пам’яті для процессоров. Кэшируется вся память, за винятком області, відведеної для описи регістрів локального блоку APIC. Все процесори мають доступом до головною пам’яті і ділянкам памяти, отведенным під ROM BIOS. Вимоги до реалізації зовнішніх кэшей. Часто підвищення робочих характеристик в МП-системах доводиться використовувати зовнішні кэши. Наличие і деталі реалізації зовнішніх кэшей в специфікації MPS не рассматриваются. Однако, если передбачається їх использовать, они повинні відповідати певним вимогам: -зовнішні кэши повинні підтримувати узгодженість між собой, с головною памятью, внутренними кэшами та інші важливими пристроями. -процесори повинні обмінюватися між собою надійним образом, что означає неможливість взаємовпливу у його случаях, когда відразу кількох процесорів отримують доступом до області памяти. Внешние кэши повинні гарантировать, что все блоковані операції видимі іншим процесорам. Управління памятью (блокировка).Для захисту цілісності деяких критичних операцій із пам’яттю Intel-совместимые процесори використовують спеціальний сигнал. Разработчики системних програмних засобів повинні використовувати цей сигнал керувати доступом процесорів до пам’яті. Для гарантії AT-совместимости блокування некоректних операцій із пам’яттю в AT-совместимых шинах в узгодженої системі повинна реалізовуватися суворо у відповідності зі специфікаціями на шини. Впорядкування записів в памяти. Применяется при управлінні пристроями ввода-вывода, чтобы операції з пам’яттю і уведенням-висновком виконувалися суворо у запрограмованому порядку. Суворе упорядкування операцій вводу-виводу підтримується процесорами. Для оптимізації функціонування пам’яті процесори і мікропроцесорні набори часто реалізують буферы запису і кэши зворотної записи. Intelсумісні процесори гарантують упорядкований доступ процесорів до всім внутрішнім кэшам і буферам записи. Управління прерываниями. В МП-совместимой системі переривання управляються контролерами APIC. Контроллеры APIC є елементом розподіленої аррхитектуры, в якої функцій управління перериваннями розподілені між двома функціональними блоками. Эти блоки обмінюються інформацією чере шину ICC. Устройство виводу-введення-висновку визначає поява прерывания, адресует його локального блоку і посилає по шині ICC. У МП-совместимой системі використовують за одному локального блоку на процессор. Число блоків вводу-виводу має не меншим одного. Щоб якось забезпечити розширення функцій і змін — у будущем, архитектура APIC визначає лише програмний інтерфейс блоків APIC. Разные версії протоколів APIC можна реалізувати з різними протоколами шини і специфікаціями електричних сигналів. Режими прерывания. В специфікації визначено три режиму переривання: 1. Режим PIC-эффективно обходить все компоненти APIC і це змушує систему функціонувати у однопроцесорному режимі. 2. Режим віртуальної линии-использует APIC як віртуальну линию, в іншому збігаються з режимом PIC. 3. Режим симетричного ввода-вывода-позволяет працювати з багатьма процесорами. Перші дві режиму забезпечують сумісність з PC/AT.В МП-совместимой системі необхідно реалізувати хоча один із цих режимов. ОС многопроцессорной системи завантажується у одному з PC/AT-совместимых режимов. Затем ОС переключається в многопроцессорный режим. В цьому режимі потрібно функціонування хоча самого блоку вводу-виводу APIC. Переривання вводу-виводу генеруються контролером блоку ввода-вывода.Все лінії переривання чи замаскированы, или працюють разом із блоком введеннявиведення в змішаному режимі. Блок виводу-введення-висновку має вхід переривань загального призначення, що можна програмувати індивідуально щодо різноманітних режимів работы. Распределение ліній переривання вводу-виводу робиться конкретно кожної системи. Розподіл системи переривань на локальному блоці APIC. Цей блок має дві входу переривань загального призначення, зарезервованих для системних прерываний. Эти входи можна програмувати індивідуально для різних режимів роботи. Задля більшої сумісності з PC/AT завантажувальний процесор повинен підтримувати DOS-совместимое виконання операцій із плаваючою коми при роботі у кожному з PC/AT-совместимых режимів. Відображення пам’яті APIC. В узгодженої МП-системе все контролери APIC мають бути реалізовані як достойні пам’яті устрою введеннявывода. Базовые адреси APIC перебувають у верхню частину адресного простору памяти. Все локальні блоки відбиваються тільки в і тієї ж адресах, которые не підлягають колективному использованию, а використовуються кожним процесором індивідуально. Напротив, контроллеры вводу-виводу відбиваються так, чтобы забезпечувати їхню спільного використання усіма процесорами, тобто. повну симетричність доступу. Розробники системи повинні визначити ідентифікацію локальних блоків і гарантувати унікальність їх идентификаторов. Используются двома способами завдання идентификаторов: при допомоги апаратних засобів і з допомогою BIOS з підтримкою апаратних коштів. Таймери интервалов. Локальные блоки містять 32-битный ніжний таймер з 2мя незалежними входами. Таймеры блоку вводу-виводу мають один вхід. Підтримка перезагрузки. Для приведення всіх систем комп’ютера в початкова стан потрібно можливість перезавантаження системы. В системі може виконуватися «жорстка «перезагрузка, которая встановлює все компоненти системи в початкова стан. «Жорстка «перезавантаження виробляється при включенні харчування або при натисканні кнопки RESET на передній панелі. «М'яка «завантаження лише частково инициализирует процесор. З використанням такий перезавантаження немає втрати оброблюваної информации, т. е. система очікує закінчення виконання цикла, а теж скидає вміст кэшей і регістрів з плаваючою запятой. Такой тип перезавантаження може виконуватися на процесорах типу Pentium, но не Intel 486. «М'яка «завантаження однієї з процессоров-одна з основних функцій в МПсистеме, наряду із включенням і выключением. С її допомогою BSP-контроллер може вибірково форматувати AP-контроллер на подальше включення до роботу або відновлення AP-контроллера після непоправної системної ошибки. Такого роду перезавантаження повинна инициализироваться програмними засобами. Початкова стан системы-это стан до передачі управління від BIOS операційній системе.

Таблиці конфігурації МП-систем.

ОС повинен мати доступом до інформації конфігурацію МП-системы.В специфікації передбачено два методу передачі цієї інформацією ОС: минимальный, позволяющий поставити конфігурацію у вигляді вибору однієї з кількох подразумеваемых наборів значень параметрів аппарратуры;и максимальный, обеспечивающий високу гнучкість під час проектування апаратних коштів завдяки можливості довільних установок. На див. мал.9 показано загальна схема структур данных, определяющих конфігурацію МП-системы.Используются дві структури даних. Таблиця конфігурації системы.

Змінне число записів перемінної довжини Запись (длина залежить від типу записи) Тип записи Заголовок фіксованою длины.

Структура Покажчика Переходов.

Покажчик фізичних адресов.

Рис. 9.Структуры данных, определяющие конфігурацію МП-системы.

Структура покажчика переходов. Эта структура містить покажчик фізичних адрес в таблиці конфігурації та інші характеристики МП-системы. Таблиця конфігурації МП-системы.Эта таблиця перестав бути обязательной. Она містить точну інформацію про контроллерах APIC, процессорах, шинах і прерываниях. Она містить заголовок, котрого супроводжує безліч записів різних типов. Формат й довжину кожного запису визначаються її типом. Если таблиця конфігурації присутствует, она зберігається чи системної частини оперативної памяти, или в ROM BIOS. Перший байт кожного запису ідентифікує тип записи. Каждый тип записи має фіксовану длину. Описания типів записів: процессор, шина, блок введеннявывода. Распределение переривань ввода-вывода, распределение локальних переривань. Специфікація за умовчанням визначає кілька конфігурацій МПсистем. Цель цих установок в том, чтобы спростити проектування BIOS. Если система відповідає одній з конфигураций, заданных по умолчанию, BIOS не має забезпечити таблиця конфігурації МП-системы.ОС міститиме таку таблицю всередині себе. Типи конфігурацій системы, заданные за умовчанням, визначаються байтом 1 інформації про властивості МП-системы, що є частиною Структури Покажчика Переходов. Чтобы система підтримувала конфигурацию, заданную по вмовчанням, вона повинна переважно підтримувати два процесора і відповідати низки требований. Всего є 7 типів системы, задаваемых по умолчанию. В них задаються такі поля: число процесорів, тип які у системі шин;тип контроллеро APIC; варианты;заложена схема МП-системы. Функції BIOS в МП-системе.В залежність від багатопроцесорних компонентів в МП-системе BIOS може мати такі додаткові функції: 1. Перевод AP в «сплячий «режим, так що вони не намагалися виконувати ж коди BIOS, что і BSP. Это необходимо, поскольку коди BIOS звичайно призначені для мультиобработки. 2. Инициализация контролерів APIC та інших МП-компонент. 3. Создание таблиці конфігурації МП-системы.

Наличие такий специфікації дозволить створювати робочі станції високого класу тут і сервери масштабу підприємства із гарним ставленням «цена/производительность «і із можливістю виконання усіх існуючих програм для ПК, а також сформує фундамент для програмних пакетів для микроядерных ОС МП-систем.

Заключение

.

Описані паралельні матричные, конвейерные та інших многопроцессорные системи забезпечують величезний потенційний зростання продуктивності та обчислювальної мощности. Действительно, любой граф, узлами якого є окремі процессоры, а дугамибезпосередні зв’язок між ними, сейчас можна в конкретної МПсистемі. Крім того, также згадані пірамідальні системи мають порівняно нової топологией, которая видається особливо підходить обробки изображений, распознавания образів і машинного зрения. Это топология, при якої послідовно дедалі менші матриці об'єднують у єдину пірамідальну структуру. Каждый шар пірамідальній системи може становити той самий потенційно високої продуктивності обработки, как і порівнянні за розмірам матричні процессоры, поскольку кожен її шар в суті Доповнень і є матричним процессором. К до того ж всі прошарки пірамідальній системи можуть працювати одночасно. Важливіше то, что внутрішня деревоподібна топологія піраміди визначає можливість накопичення та об'єднання інформації з мері поетапного перетворення зображення. Матричные, конвейерные і особливо пірамідальні структури забезпечують збільшення продуктивності та обчислювальної потужності на кілька порядків проти традиційними ЕОМ з однією ЦП. Они особливо придатні в обробці изображений, распознавания образів й у системах технічного зрения. Они також можуть добре відповідають потребам технології СБИС завдяки їхній регулярної микомодульной структурі. Торкаючись відкритих модульних информационно-измерительно-управляющих систем, скажем, что на початку 1994 г. в США була створена Асоціація пользователей, разработчиков і середніх виробників апаратури РСИ. Появилось також розуміння того, что РСИ забезпечить виконання як найскладніших розрахунків у науці, і високих технологиях, но і дозволить ощадливо і логічно просто реалізувати надійні інформаційні сети, в частности, сети в самообучающихся системах штучного інтелекту. Хоча варіантів багатопроцесорних ситем много, однако системи SMP в найближчому майбутньому стануть основными. Главным доводом, говорящим на користь этого, является низька вартість апаратного розширення. Потенційні можливості SMP починають знаходити применение. Вопервых, уменьшаются габарити платформы. Во-вторых, коммуникационные стандарти зробили доступними розподілені вычисления. Вычисления в архітектурі «клієнт-сервер «безпосередньо використовують можливості пов’язаних систем і поділяють робочу нагрузку. В-третьих, незалежне масштабирование архитектуры (т.е. без збільшення накладних витрат чи необхідності переписування приложений) является ключовим елементом підтримки як процесса-клиента, так і процесса-сервера.Все ці елементи добре підтримуються системами SMP. Крім того, сетевые операційні системи та прикладні програми для ПК отримують унікальну можливість скористатися перевагами апаратного забезпечення для SMP. Компания Intel підготувала солідний плацдарм для этого, представив значно оновлений контролер переривань APIC, а головне розробивши специфікацію МП-архитектуры і домігшись її популярності в своїх провідних партнерів-виробників ПК-серверов. Словом, основные тенденції розвитку багатопроцесорних систем медленно, но вірно втілюються в жизнь (режим on-line!).

1.Сверхбольшие інтегральні схеми і сучасна обробка сигналов;под ред.С.Гуна, Х. Уайтхауса, Т.Кайлата.- М: Радио і связь, 1989 г.-471с. 2.К.Эрглис «Відкриті модульні многопроцессорные інформаційноизмерительно-управляющие системи «// Відкриті системы.-1995г.-№ 2.с.57−61. 3.Е.Ленгрен «Мережні ОС для SMP-платформ «// Відкриті системы.-1995г.-№ 2.с.16−19. 4.А. А. Мячев «Специфікація багатопроцесорних систем компанії Intel «//Відкриті системы.-1995г.-№ 3.с.56−63. 5./Ассоциация користувачів ОС UNIX/ «Розвиток архітектур баз даних «//Відкриті системы.-1995г.-№ 2.с.4−11. 6. Применение інтегральних мікросхем памяти;под ред. А. Ю. Гордонов, А. А. Дерюгина.-М:Радио і связь, 1994 г.-230с.