Микропроцессор В1801ВМ1 архітектура і системи команд

Московський Інститут Електроніки і Математики.

(технічний университет).

Кафедра ИТАС.

РЕФЕРАТ за курсом: «ЕОМ і периферійні устрою» на задану тему: Мікропроцесор В1801ВМ1 його структура і системи команд.

Выполнил: студент групи АП-41.

Волков А. А.

МОСКВА 1998.

Структура мікропроцесора В1801ВМ1.

Однокристальний 16-разрядный мікропроцесор К1801ВМ1 призначений для виконання таких функций:

1. обчислення. адрес операндов і команд.

2. обмін інформацією зі іншими пристроями; під'єднаними до системної магистрали;

3. обробка операндов;

4. обробка переривань від клавіатури і пристроїв користувача, підключених до розніманню порту ввода-вывода.

Процесор єдиний активним пристроєм микроЭВМ, управляючим циклами звернення до системної магістралі і обробним переривання від пасивних пристроїв, що потенційно можуть посилати або приймати інформацію тільки під управлінням процессора.

Мікропроцесор К1801ВМ1 працює у БК з тактовою частотою 3 МГц і містить такі основні функціональні блоки :

5. 16-разрядный операційний блок, службовець на формування адрес команд і операндов, виконання логічних і арифметичних операцій, зберігання операндов і результатов;

6. блок микропрограммного управління, вырабатывающий послідовність микрокоманд, Відповідну коду прийнятої машинної команди. Цей блок побудований з урахуванням запрограмованої логічного матриці (ПЛМ). що містить 250 логічних произведений;

7. блок переривань, організуючий пріоритетну систему прерываний.

(прийом і що попередня обробка зовнішніх й наявність внутрішніх запитів на прерывание);

8. интерфейсный блок, який би обміну інформацією між мікропроцесором ром та ін пристроями, під'єднаними до системної магістралі. Той самий, блок здійснює арбітраж під час операції прямого доступу до пам’яті, формирует.

9. послідовність. управляючих сигналов:

10. блок системної магістралі, зв’язуючий внутрішню магістраль однокристального мікропроцесора із зовнішнього, управляючий підсилювачами приймання та передачі інформації на суміщені висновки адрес і данных;

11. схема тактирования, забезпечує синхронізацію роботи внутрішніх блоків микропроцессора.

Система команд, реалізована в ПЛМ блоку микропрограммного управління мікропроцесора К1801BM1, збігаються з системою команд найбільш поширених вітчизняних мініі микро-ЭВМ типу «Електроніка 60» (ДВК- 2. 3, 4 тощо.) та практично аналогічна прийнятої для комп’ютерів серії DEC. Передбачено також кілька спеціальних команд, виділені на роботи з системним ПЗУ К1801РЕ1.

Сигнали AD0-AD15 є адреси — й дані, передані по поєднаною системної магістралі. Передача адрес і передачею даних з одних і тих ж лініях зв’язку забезпечується шляхом поділу операцій у времени.

Група сигналів SYNC, DIN, DOUT, WTBT, RPLY служить керувати передачею інформації з системної магистрали:

12. SYNCвиробляється процесором як вказівку, що адресу перебуває в висновках системної магістралі, і зберігає активний рівень до закінчення поточного циклу обміну информацией;

13. RPLYвиробляється пасивним пристроєм у відповідь сигнали DIN и.

DOUT. За відсутності сигналу RPLAY (т. е. коли обраний пристрійрегістр чи осередок пам’яті - і не відповідає) процесор кує 64 такту синхрогенератора і далі відпрацьовує переривання по зависанню (вектор 4);

14. DINпризначений в організацію введення даних (коли мікропроцесор під час дії сигналу SYNC готовий узяти дані від пасивного устрою) і адреси вектора переривання (DIN виробляється що з сигналом IAK0 при пасивному уровне.

SYNC);

15. DOUTозначає, що ці, видані мікропроцесором, встановлено на висновках системної магистрали;

16. WTBTсвідчить про роботи з окремими байтами і виробляється при зверненні по нечетному адресою (операнд — старший байт) або за відпрацюванні байтовых команд.

Сигнал VIRQ є запитом на переривання від зовнішнього устрою, информирующим мікропроцесор про готовність устрою передавати адресу вектора переривання. Якщо переривання дозволено, то у відповідь цей сигнал процесор виробляє сигнали DIN і IAK0.

Сигнал IRQ1 забезпечує управління режимом «СТОП-ПУСК» процесора з зовнішнього перемикача. Низький рівень сигналу (активний) відповідає режиму «СТОП».

Сигнали IRQ2 і IRQ3 викликають переривання за фіксованими векторах 1008 і 2708 відповідно (під час переходу із високого рівня низький) .

Сигнал надання переривання IAK0 процесор виробляє у відповідь зовнішній сигнал VIRQ. Сигнал IAK0 передається почергово, починаючи з устрою з максимальним пріоритетом, ретранслируясь від однієї устрою до іншого у порядку зменшення пріоритетів. Пристрій з найбільшим пріоритетом у складі які виставили запит на переривання (сигнал VIRQ) забороняє подальше поширення сигналу IAK0, в такий спосіб забороняючи тимчасово обробки даного переривання запити від пристроїв з тим самим чи нижчим пріоритетом. Проте устрою з вищим пріоритетом можуть перервати обробку повторним («вкладеним») прерыванием.

Сигнал DMR виробляється зовнішнім активним пристроєм, які вимагають передачі системної магістралі (режим прямого доступу до пам’яті). У відповідь па нього процесор встановлює сигнал DMGO, що дає системну магістраль зовнішньому влаштуванню із найвищим пріоритетом у складі запросивших прямий доступ (механізм реалізації пріоритетів — хоча б, що у переривань). Це пристрій припиняє подальше поширення сигналу DMGO й висуває сигнал SACK, що означає, що пристрій прямого доступу до пам’яті (ПДП) може дати обмін даними, незалежно від процесора використовуючи стандартні цикли звернення до системної магистрали.

Низький рівень сигналу BSY означає, що мікропроцесор починає обмін магістраллю (тобто. що вона робить й інших пристроїв). Перехід сигналу з низького рівня високий свідчить про закінчення обмена.

Сигнал аварії джерела харчування DCLO викликає установку мікропроцесора у початковий стан й поява сигналу INIT. Сигнал аварії мережного харчування ACLO викликає перехід мікропроцесора на обробку переривання по збою харчуванні (високий рівень свідчить про нормальному мережному напряжении).

Сигнал SEL1 инициализирует звернення до регістру управління системними зовнішніми пристроями, а сигнал SEL2 — до регістру порту вводу-виводу. Напрям обміну даними між мікропроцесором і регістрами визначається сигналами DIN чи DOUT відповідно. Виставляння сигналу RPLY від результатів цих регістрів непотрібен. Тривалості сигналів SEL1 і SEL2 збігаються з тривалістю сигналу BSY.

Сигнал INIT є мікропроцесора на сигнал DCLO і використовується, зазвичай, для установки периферійної частини системи в вихідне состояние.

Загальні характеристики мікропроцесора К1801ВМ1.

|Представление чисел |У додатковому коді з фіксованою| | |коми | |Види команд |Безадресные, одноадресные, | | |двухадресные | |Види адресації |Реєстрова, реєстрова непряма, | | |автоинкрементная, автоинкрементная | | |непряма, автодекрементная, | | |автодекрементная непряма, | | |індексна, індексна непряма | |Кількість регістрів загального значення |8 | |Кількість рівнів переривання |4 | |Тип системної магістралі |Q-bus (МПИ, ОСТ 11.305.903−80) | |Адресне простір, Кб |64 | |Тактова частота, МГц |До 5 | |Максимальне швидкодія при |До 500 000 | |виконанні регістрових операцій, | | |оп./с | | |Споживана потужність, Вт |Не більше однієї | |Напруга харчування, У |+5 ((5%) | |Рівні сигналів, У: «лог.0"(активный |Менш 0,5 | |рівень) | | |"лог.1» |Більше 2,4 | |Нагрузочная здатність по току, мАЛО |3,2 | |Ємність навантаження, пФ |До 100 | |Технологія виготовлення |N-МОП | |Конструкція |Плананарный металокерамічний | | |корпус із 42-го висновками |.

Система команд мікропроцесора К1801ВМ1.

Данный процесор містить 8 регістрів загального призначення (РОН, позначення в описі команд RN, де N=0.7)один внутрішній регістр стану процесора PSW у якому задіяно 5 бітов, кожен із яких має имена:

17. C-бит переполнения.

18. T-бит трассировки.

19. V-бит арифметичного переполнения.

20. Z-бит рівності 0.

21. N-бит негативного числа Два регістру з РОН (R6 і R7) визначають такі функции:

22. R6 (SP)-Указатель стека.

23. R7 (PC)-Счетчик команд. При описі команд, використовуються такі обозначения:

24. «SS» — полі адресації операнда-источника.

25. «DD» — полі адресації операнда-приемника.

26. «XXX" — усунення (-128,…,+128; 8 бит).

27. «N» — число, 3 бита.

28. «NN» — число, 6 бит.

29. «(N)» -вміст осередки чи регістру N.

30. «p.s» — операндисточник.

31. «d» — операндприемник.

32. «r» — вміст регистра.

33. «.