Электротехника та організаційні засади электроники

Міністерство загального користування та професійного образования.

Російської Федерации.

Санкт-Петербурзька державна академия.

холоду та харчових технологий.

Кафедра электротехники.

ОСНОВЫ ЦИФРОВОГО ЭЛЕКТРОНИКИ.

Методичні указания.

для самостійного вивчення дисциплины.

" «Електротехніка та організаційні засади електроніки «» для студентів всіх специальностей.

Санкт-Петербург 1999.

УДК 621.3.

|Євстигнєєв А. М. |, Кузьміна Т.Г., Новотельнова А. У. | | |Основи |.

цифровий електроніки: Метод. вказівки для сомостоятельного вивчення дисципліни «» Електротехніка й організаційні основи електроніки «» для студентів всіх спец. — СПб.: СПбГАХПТ, 1999. — 41 с.

Містить основні інформацію про сучасної елементарної базі цифрових електронних схем.

Мул. — 25, табл. — 7, библиогр. — 10 назв.

Рецензент Канд. техн. наук, доцент А. І. Васильев Одобрены до видання радою факультету техніки харчових производств.

©.

Санкт-Петербурзька государственная.

академія холоду та харчових технологій, 1999.

Будь-яка електронна схема від найпростішого випрямляча до складнішаши ЕОМ варта обробки електричного сигналу: посилення (масштабирование), випрямлення, згладжування (зміна форми, запоми-нание, підсумовування тощо.). По способу уявлення оброблюваного сигналу електронні устрою прийнято підрозділяти на аналогові і цифровые.

У аналогових пристроях використовуються перемінні, які змінюють своє значення у певному діапазоні значень між верхнім і ниж-ним межами. Це природно, коли оброблювані сигнали є безперервними за своєю природою чи є безупинно изменяющиеся напруги, які від вимірювальних приладів (наприклад, від пристроїв для виміру температури, тиску, вологості тощо.). Приклад аналогового сигналу U (t) наведено на рис. 1, а.

Проте вхідний сигнал за своєю природою може бути дискретним, наприклад, імпульси в детекторі частинок чи «» біти «» інформації, чинющие від ключа, клавіатури чи ЕОМ. У разі зручно использо-вать цифрову електроніку, тобто. схеми, які починають працювати з інформацією, поданої у вигляді «» одиниць «» і «» нулів «». Цифрові перемінні мають лише 2 рівня, (рис. 1, б). Ці рівні напруги називають верхнім і нижнім, чи позначають термінами «» істина «» і «» брехня «», пов’язані з булевой логікою, чи «» включено «» і «» виключене «», що відбивають стан релейного системи, а частіше «» нулем «» і «» одиницею «» .

Завдяки високої ефективності цифрові методи широко йдуть на передачі, добору, і запам’ятовування інформації, навіть у тих випадках, коли вхідні і вихідних даних мають безперервну чи аналоговую форму. І тут інформацію необхідно перетворювати з допомогою цифроаналогових (ЦАП) і аналогово-цифровых перетворювачів (АЦП).

а б верхня межа високий уровень.

нижню межу низький рівень, а -аналоговий сигнал; б -цифровий сигнал;

ЦИФРОВЫЕ ІНТЕГРАЛЬНІ МИКРОСХЕМЫ.

Інтегральна мікросхема — це микроэлектронное виріб выполняющее певну функцію перетворення і методи обробки сигналу і має щонайменше п’ять елементів (транзисторів, діодів, резисторів, кінденсаторов), які неподільно пов’язані Шекспір і електрично з'єднані між собою отже пристрій сприймається як єдине целое.

Висока надійність і якість разом із малими розмірами, масою і низької вартістю інтегральних мікросхем забезпечили їхнє широде застосування в багатьох галузях народного хозяйства.

По конструктивно-технологическим ознаками розрізняють плівкові, напівпровідникові і гібридні микросхемы.

Плівкові мікросхеми виготовляють у вигляді послойного нанесення на діелектричне підставу (підкладку) плівок різних матеріалів з одночасним формуванням транзисторів, діодів тощо. Плівкові мікросхеми діляться на тонкопленочные (товщина плівки до 1мкм) і толстопленочные.

Напівпровідникова інтегральна мікросхема — це інтегральна мікросхема, все елементи і межэлектродные сполуки якої выполнены в обсязі, і лежить на поверхні провідника (рис. 2 а, б).

При виготовленні напівпровідникових інтегральних мікросхем зазвичай використовують планарную технологию.

Активні і пасивні елементи напівпровідникової інтегральної мікросхеми вибірково формують щодо одного монокристалі полупроводніка. Поєднання елементів між собою у напівпровідникової интегральіншої мікросхемі може бути здійснене як і обсязі, і лежить на поверхні монокристала напівпровідника з допомогою на окисленої поверхні напівпровідника токоведущих доріжок, наприклад, методом вакуумного на-пыления металу. Як конденсаторів в мікросхемах використовують об-ратно усунуті p-n-переходы чи конденсаторные структури Si-SiO2-металл. Роль резисторів виконують ділянки поверхні полупроводни-кового кристала чи p-n-переход, усунутий у прямому чи зворотному нап-равлении, і навіть канал МДП-транзисторов.

У інтегральної мікросхемі який завжди можна вказати межу між окремими елементами. Наприклад, висновок конденсатора може одновре-менно бути електродом конденсатора. Через малих межэлектродных відстаней і наявності загального всім елементів схеми кристала (подлож-ки) в мікросхемах створюються досить складні паразитні зв’язку, а як і з’являються паразитні елементи, які, зазвичай, погіршують все парараметры мікросхеми, як функціонального вузла радіоелектронної аппаратуры.

а б.

в.

Рис. 2 а — еквівалентна схема; б — структура напівпровідникової інтегральної мікросхеми; в — структура гібридної інтегральної микросхемы;

Гібридна інтегральна мікросхема — це інтегральна микросхема.

пасивні елементи якої виконані у вигляді нанесення різних плівок на поверхню діелектричним підкладки зі скла, кераміки чи ситалла, а активні елементи — начіпні напівпровідникові прилади без корпусів (рис. 2, в).

Гібридні інтегральні мікросхеми використовувати премайна плівковій технології разом із напівпровідникової тихнологией.

Напівпровідникова інтегральна мікросхема то, можливо изготовльону по поєднаною технології - активні елементи виконані обсязі напівпровідникового монокристала, а пасивні елементи — на защищен-ной (наприклад, окислом) поверхні монокристала в тонкопленочном ис-полнении. І на цій ж поверхні зроблено і токопроводящие доріжки та майданчика. Оскільки транзистори і діоди напівпровідникової интегральіншої мікросхеми, виготовленої по поєднаною технології перебувають всередині монокристала (підкладки), розміри такий інтегральної микросхе-мы може бути значно зменшено проти розмірами гибрид-ной інтегральної мікросхеми, в якої використовуються дискретні актив-ные елементи, що займають порівняно велике місце на подложке.

1.1. Основні параметри інтегральних микросхем.

Щільність упаковки — їх кількість елементів електронної схеми в одному кубічному сантиметрі обсягу інтегральної микросхемы.

Ступінь інтеграції x визначається кількістю елементів n, входящих у складі інтегральної микросхемы.

x = lg n.

Мікросхема 1 ступеня інтеграції містить до 10 елементів (маломасштабна інтегральна схема — мис). Мікросхема 2 ступеня інтеграції (среднемасштабная — сіс) містить від 10 до 100 елементів. Мікросхема 3 ступеня інтеграції містить від 10І до 10і елементів і належить до категовдз великих інтегральних мікросхем (БІС). Надвеликі (СБИС) мають ступінь інтеграції понад тисячу елементів (табл. 1).

Таблиця 1.

|Уровень |Кількість | Параметри функціонального | |складності |інтегрованих |призначення ІВ | |ІВ |елементів | | | | |Біполярні осередки, прості логічні | |МИС |? 10 |елементи, диференціальні підсилювальні | | | |каскади | |СІС | 10 — 100 |Тригери, регістри, сумматоры, операцион-| | | |ные підсилювачі, комутатори | |БІС | 100 — 1000 |Напівпровідникові запам’ятовуючі і аріф- | | | |метико-логические устрою | |СБИС | > 1000 |Мікропроцесори, однокристальные мікро- | | | |ЕОМ, аналого-цифровые перетворювачі |.

1.2. Серії і сімейства серій інтегральних схем.

Серія — це комплект з кількох типів інтегральних схем, мающих єдине конструктивно-технологическое виконання і призначеноных задля об'єднаного застосування в апаратурі. Інтегральні схеми, входячищие в серію, мають єдині эксплутационные показники й закони використовують як сумісні набори деталей, придатні створення електронної азпаратуры будь-якого рівня сложности.

Серії інтегральних схем, сумісні друг з одним по логічним рівням, умовам експлуатації і конструктивним показниками, можуть утворювати сімейства серій інтегральних схем.

2. ЛОГІЧНІ ЭЛЕМЕНТЫ.

Логічні і запам’ятовуючі елементи становлять основу пристроїв цифровий обробки інформації - обчислювальних машин, цифрових вимірювальних приладів та пристроїв автоматики. Логічні елементи виконують найпростіші логічні операції над цифровий інформацією: перетворять за правилами вхідну інформацію в выход-ную. Операції, використовувані при обробці цифрової інформації, осно-ваны на двоичной системі числення, що становить інформацію як слів — комбінацій символів 1 і 0.

Обробка цифрової інформації логічними елементами производится за законами і правил алгебри логіки, розробленої XIX століття англійським ученим Дж. Булем.

Логічні перетворення двійкових сигналів включають три елементарні операції: 1. роз'єднання (диз'юнкцію) чи проведення операції ИЛИ.

F=x1+x2+…+xn 2. логічне множення (конъюкцию) чи проведення операції И.

F= x1 · x2· …·xn 2. логічне заперечення (інверсію) чи проведення операції НЕ.

F= x.

Визначення операцій дається з допомогою таблиць істинності, містять перерахування всіх можливих поєднань (наборів) вхідних змінних (вхідних слов).

Кожна проста логічна функція то, можливо технічно реализовану простими елементами, до яких належать елементи І, АБО, НЕ та його комбинации.

На рис. 3 наведено умовні позначення логічних елементів і таблиці истинности.

З простих елементів можна скласти як завгодно складні логические устрою, наприклад, лічильники імпульсів, регістри, сумматоры, блоки пам’яті і т.п.

Насправді застосовують комбіновані елементи, реалізують дві логічні операції, наприклад, елементи И-НЕ і ИЛИ-НЕ. Вони назы-ваются функціонально повними, т.к. дозволяють реалізувати будь-яку логи-ческую функцію. Наприклад, маючи набір елементів И-НЕ можна побудувати схему ИЛИ.

| Найменування | Умовне графи- | Вислів | Таблиці істинності | |функції |ческое позначення |функції | | | | | | x1| 0 | 0 | 1 | 1 | | | | | x2| 0 | 1 | 0 | 1 | | | | | | | | | | |АБО | |y= x1+x2 |y |0 |1 |1 |1 | | | | | | | | | | |І | |y= x1 · x2 |y |0 |0 |0 |1 | | | | _ | | | | | | |НЕ | |y= x1 |y |1 |1 |1 |0 | | | | ___ | | | | | | |ИЛИ-НЕ | |y= x1+x2 |y |1 |0 |0 |0 | | | | ____ | | | | | | |И-НЕ | | |y |1 |1 |1 |0 | | | |y= x1 · x2 | | | | | |.

Рис. 3.

Елемент И-НЕ (штрих Щеффера) виконує операцию.

___________.

F= x1 · x2 · x3 · …· xn.

Елемент ИЛИ-НЕ (стрілка Пірса) виконує операцию.

_____________.

F=x1+x2+ x3+…+xn.

Приклади використання функціонально повних елементів зведені в таблиці 2, де показано, як набором елементів И/-НЕ можна реализовывать функції І, АБО, НЕ.

Таблиця 2.

| | Логічні операції | |Елемент | | | | | І | АБО | | |НЕ | | | | | | | | | |y1=x=x · x |y2=x1 · x2= x1 · x2 |y3= x1 +x2= x1 · x2 | |И-НЕ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |т. до. x · x · x | | | | |· …=x | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |т. до. x= x | | | | | |т. до. x1 · x2= x1 +x2 | | | | |- | | | | |теорема де Моргана |.

Реалізація логічних пристроїв з урахуванням комбінованих елементів спрощує компановку і ремонт устройств.

3. СХЕМНІ РЕАЛІЗАЦІЇ ЛОГІЧНИХ ЭЛЕМЕНТОВ.

Основою побудови вузлів імпульсної та цифрового техніки служать напівпровідникові ключові схеми. Ключова схема (ключ) дозволяє підключати навантаження до джерела чи відключати її й в такий спосіб коммутировать струм в навантаженні. Як електронних ключів застосовують діоди, транзистори, тиристоры та інших електронні приборы.

3.1. Ключовою режим роботи біполярного транзистора.

Найпростіший транзисторний ключ — каскад на біполярному транзисторе, включений за схемою із загальним эмиттером, представлений рис. 4. Вихідное опір транзистора по постійному току із боку електродів коллектор-эмиттер може змінюватися в межах залежно від становища робочої крапки над вольт-амперной характеристиці (рис. 5).

Рис. 4.

Рис. 5.

Крапка 1 на рис. 5 відповідає режиму відсічення (стан «» выключе-но «»), у якому падіння напруги на транзисторі V «КЭ близько до напряже-нию джерела харчування EК. Крапки ІК і IБ у своїй мінімальні і рівні зворотному току коллекторного переходу IКО.

Крапка 2 (стан «» включено «») відповідає режиму насичення. У цьому через транзистор протікає максимально можливий за даних EК і RК струм, практично рівний ЕК/RК, тобто. визначається величиною нагрузочного опору. Падіння напруги на транзисторі VКЭ «» у разі минимально.

Для перемикання транзистора з режиму відсічення в режим насыщения необхідно забезпечити певний струм бази IБ «», навіщо на эмиттерный перехід потрібно подати відповідне цьому току напруга VБЭ.

Найважливішим показником роботи електронних ключів був частиною їхнього швидкодія, що визначається швидкістю перебігу перехідних процесів при переключенні. Миттєве переключення транзисторного ключа неможливо через інерційності властивостей транзисторів, і навіть наявності паразитних реактивних елементів схеми і проводников.

Рис. 6.

Перехід транзистора вже з стаціонарного стану до іншого приміром із затримками часу tВКЛ і tВЫКЛ (рис. 6). Тривалість фронту включення tВКЛ залежить від часу поширення носіїв від эмиттера через базу до коллектору і значення коллекторной ємності. Це час зменшується зі збільшенням струму базы.

Затримка вимикання tВЫКЛ пов’язана з тим, під дією выключающего сигналу відбувається розсмоктування заряду, який накопичився в базе при насиченні транзистора.

Отже, швидкодія транзисторного ключа залежить від частотних властивостей використовуваного транзистора і параметрів імпульсу базового струму. Порядок величин затримок становить від часткою одиниці до микросекунд.

Ключові схеми широко використовують у пристроях, оперують з інформацією, представленої у цифровий формі. Зокрема, їх застосовують у елементах, виконують найпростіші логічні операції. Перемикання основний схеми вже з стану до іншого здійснюється з допомогою управляючих сигналів, поданих їхньому вхід. Ці сигнали може бути представлені у вигляді ступенчатого чи імпульсного напряже-ния.

У логічних пристроях сигнал може приймати тільки два значення: логічного нуля і логічного одиниці. Якщо логічного одиниці відповідає високий потенційний рівень, а логічному нулю — низький, таку логіку називають позитивної (позитивної). Інакше логіка називається негативною (негативної). Інтегральні логічні елементи виготовляються переважно до роботи на позитивної логике.

Розглянутий нами найпростіший транзисторний ключ виконує логічний операцію заперечення (операцію НЕ). Високому рівневі напруги на вході ключа («» 1 «») відповідає низький рівень напруги з його виході («» 0 «»), і наоборот.

Поруч із іншими елементами транзисторні ключі можуть реалізувати складніші функции.

3.2. Транзисторно-транзисторная логіка (ТТЛ).

Найпростіша ключова схема має один управляючий вхід і тільки вихід. У випадку число входів і виходів може більше. На див. мал.7 приведено схема логічного елемента И-НЕ, побудована з урахуванням транзисторного ключа. До складу елемента входить ключова схема на транзисторі VT2. Управління схемою проводиться за допомогою многоэмит-терного транзистора VT1. Многоэмиттерный транзистор розроблений спеціально для микроминиатюрных логічних пристроїв. На його входах (эмиттеры) можуть подаватися сигнали високого («» 1 «») або низького («» 0 «») уровня.

Розглянемо принцип роботи схеми. Коли все входи (в тому випадку втричі) подано високий позитивний потенціал (x1=x2=x3=1),.

Рис. 7.

транзистор VT1 закривається, потенціал колектора VT1 близький до напрузі +Eк, що зумовлює отпиранию транзистора VT2. Напруга не вдома VT2 встановлюється низьким, тобто. вихідний сигнал відповідає логічному нулю (F=0).

За наявності одному з входів логічного нуля, наприклад, x1=0, VT1 відкривається. На колекторі транзистора VT1 у тому режимі устанавливается низький потенціал, І що призводить до закриттю транзистора VT2. На виході встановлюється високий потенціал, відповідний логічного одиниці, тобто. при x1=0 F=1 незалежно від стані входів x2 і x3. Таким образом схема реалізує функцію ЗИ-НЕ.

3. Логічні елементи з урахуванням польових транзисторов.

1. МОП-транзисторная логіка на ключах одного типу проводимости.

Однією з основних достоїнств польових транзисторів з ізольованийным затвором (МОП-транзисторов) проти біполярним є висока технологічність і можливість виготовлення однієї под-ложке значної частини приладів з ідентичними параметрами. З іншого боку, польові транзистори мають дуже висока вхідний опір та практично не споживають потужності з вхідний (затворной) цепи.

Якщо логічні елементи з урахуванням польових транзисторів виконані по інтегральної технології, то ролі навантаження ключового транзистора з погляду спрощення технології виявляється вигіднішим исполь-зовать не резистор, а другий МОП-транзистор, яка має затвор і джерело замкнуты.

Транзистори пМОП-типа є у 2−3 разу більше быстродействующими проти транзисторами рМОП-типа і вимагають меншою пло-щади напівпровідникової поверхні, більш економічні і тому часто використовують у микромощных БИС.

На рис. 8 представлений інвертор на МОП транзисторах з п-каналом і використаним затвором. Навантаженням инвертора у цій схемі служить транзистор VT1, затвор якого з'єднаний із джерелом позитивного напря;

Рис. 8.

жения. Оскільки вольт-амперная характеристика транзисторів нелінійна, те й вихідний опір при переключенні змінюється нелінійно. З цієї причини дана схема отримав назву ключа з нелінійної нагрузкой.

Транзистор VT2 називається активним (управляючим). При низькому вхідному потенціалі (логічний «» 0 «» на вході) транзистор VT2 закритий, ток.

— 9 -10 стоку IС=10 — 10 Проте й менш, VВЫХ (EК (логічна «» 1 «» на выходе).

Коли на вході високий потенціал (логічна «» 1 «» на вході), транзис-тор VT2 відпирається, опір каналу різко падає, і VВЫХ (0 (логичес-кий «» 0 «» не вдома). Отже, внаслідок перемикання транзистора вихідний напруга змінюється від EК до 0, тобто. схема реалізує логичес-кую функцію НЕ.

3.3.2. МОП-транзисторная логіка на компліментарних транзисторах.

(КМОП-логика).

У основу побудови даної логіки покладено комплементарний транзисторний ключ, що з послідовно з'єднаних польових транзисторів з різними типом провідності каналу (рис. 9). У такій схемою коммутируются обидва транзистора одночасно, оскільки затвори їх соедине-ны, тобто. на обидва затвора надходить управляючий сигнал.

Рис. 9.

При низький рівень вхідного сигналу відкритий транзистор VT2 з рканалом, а транзистор VT1 з п-каналом закритий. У цьому вихідний напряжение снимаемое зі стоків обох транзисторів, приблизно дорівнює ЕО.

При рівні вхідного сигналу відкритий транзистор VT1, а транзистор VT2 закритий, тобто. вихідний напруга близько нанівець. Схема реали-зует логічний функцію НЕ.

Основним гідністю цієї схеми проти попередньої і те, що у статичному стані одне із транзисторів завжди задоритий, і тому потужність, споживана джерела харчування, дуже мала. Витрата потужності джерела харчування відбувається за переключенні транзисторів й переважно процесами перезаряда паразитних емкостей.

Недоліки схем на компліментарних транзисторах — велика кількість елементів в логічних схемах, ускладнення технології їх виготовлення, що призводить до збільшення площі кристала і вартості виготовлення по порівнянню з інтегральними схемами на однорідних МОП-транзисторах.

3.4. Эмитеррно-связанная логіка (ЭСЛ).

У логічних елементах ЭСЛ як ключа застосовують транзисторні перемикачі струму, що виробляють переключення струму від однієї навантаження в іншу (рис. 10).

Рис. 10.

Принцип роботи перемикача струму аналогічний принципу роботи диференціального усилительного каскаду як обмеження амплиту-ды вихідного сигналу. На базу транзистора VT2 диференціального усили-теля подається напруга усунення ЕСМ, а, а переключення струму IО генерато-ра струму з транзистора VT1 на транзистор VT2 відбувається поза рахунок подачі на базу транзистора VT1 управляючого сигналу від зовнішнього джерела. Для надійного перемикання транзисторів досить зміни рівня вход-ного управляючого сигналу приблизно за 0,5 (0,6 В.

Глибока негативна зворотний по току у схемі дифференциального каскаду обумовлює та обставина, що коллекторный струм кожного з транзисторів неспроможна перевищити струм генератора струму в эмиттеріншої ланцюга транзисторів. Вибором елементів схеми можна домогтися выпол-нения умови IО < IК. НАС, тому транзистори не переходить до режим насыще-ния і при переключенні залишаються у активному режимі. Ця особливість разом із хорошими частотними властивостями транзисторів і найбільш схеми перемикачів струму визначає її високе швидкодія. Час перемикання таких схем то, можливо порядку кількох наносекунд.

Зв’язок між транзисторами в перемикачі струму здійснюється через генератор струму, включений у неразветвленную ланцюг эмиттеров транзисторів. Ця обставина зумовлює назва логічних елементів, побудованих на розглянутий типі ключа, — эмитеррно-связанная логика.

Вже згадана схема має дві виходу: F1 і F2. На виході F2 фик-сируется результат операції еквівалентності F2 = x, але в виході F1 — опера-ции НЕ F1 = x.

Коли на логічному вході діє напруга логічного единицы (x = 1), транзистор VT1 відкривається, а VT2 — замикається. У цьому на логічному виході F2 маємо логічний одиницю (F2 =1), але в виході F1 — логічний нуль (F1 =0).

Якщо напруга на вході елемента стає рівним напрузі логічного нуля (x=0), транзистор VT1 закривається, а транзистор VT2 відкривається. І тут на логічному виході F1 маємо логічний одиницю (F1 =1), але в логічному виході F2 — логічний нуль (F2 =0).

3.5. Інтегральна инжекционная логіка (ИІЛ-логика).

Схеми ИІЛ випускаються лише у інтегральному виконанні. ИІЛсхеми працюють із дуже малими перепадами логічних рівнів і вимагають мінімальної площі поверхні полупродниковой підкладки. Показник ступеня «» два «» у визначенні зазначає, що транзистор, здійснює харчування (інжектор), працює у режимі подвійний инжекции.

На рис. 11 зображений інвертор, виконаний у інтегральної инжекционной логіці. Харчування ИІЛ-схем здійснюється джерела струму через p-n-p-переход транзисторів VTП, що мають спільну эмиттерную p-область, звану инжектором. Транзистори VTП мають подовжню структуру, причому pобласть бази транзистора VTП фізично сполучена з эмиттерной p-областью транзистора VT.

Рис. 11.

Зміна значень перемінної X на вході змінює шлях струму инжекции IП = ?U?I. При X=1, відповідної високому потенціалу на вході, струм IП надходить на базу транзистора VT, викликаючи його насичення. На виході встановлюється низький потенціал, відповідний логічному «» 0 «»: F =0. При X=0, що він відповідає вхідному потенціалу близькому нанівець, весь струм IП надходить у вхідну ланцюг. Транзистор VT закривається, і виході встановлюється високий потенціал: F =1.

Параметри логічних элементов.

Середня споживана потужність — Pср

Pср = 0,5(Pє + P№), де Pє - потужність споживана логічним елементом, які у стані «» 0 «», P№ - може «» 1 «». При зростанні частоти переключень елемента споживана потужність може істотно возрасти.

Коефіцієнт об'єднання входу Брила — визначає максимальне число входів логічного елемента. Основні логічні елементи мають Брила = 2 — 4. Збільшення числа входів досягається застосуванням специаль-ного устрою — расширителя. У цьому вдасться одержати Брила >10.

Коефіцієнт розгалуження після виходу (нагрузочная здатність) Кразв, визначає максимальну кількість аналогічних мікросхем, що можна залучити до даному логічному елементу без порушення його нормальної роботи. Виготовлені промисловістю логічні елементи мають Кразв = 4 — 10. Збільшити навантажувальну здатність можна, підключивши до виходу логічного елемента буферний усилитель.

Швидкодія — характеризується часом затримки распрастранения сигналу яких і визначає швидкість реакції логічного елемента при вплив вхідного напряжения.

Стійкість Перед Перешкодами — характеризує несприйнятливість логічних елементів зміну своїх станів під впливом напруги перешкод. Помехоустойчивасть оцінюється найбільшим напругою перешкоди, яка викликає помилкового спрацьовування логічного элемента.

У таблиці 3 наведено основні параметри цифрових логічних елементів різних типов.

Таблиця 3.

| | | | | | | |Параметр |ТТЛ |ЭСЛ |ИІЛ |п-МОП |КМОП | | | | | | | | |Напруга пі- | | | | | | |танія Ек, У |5 |-5,2 |1,0 |5 |3 — 15 | | | | | | | | |Споживана | | | | | | |потужність Рср, мВт|2 — 44 |35 |0,01 — 0,1|0,1 — 1,5 |0,01 — 0,1 | | | | | | | | | |2 — 8 |2 — 5 | |2 — 5 | | |Брила | | |1 | |2 — 5 | | |10 |15 | |100 — 200 | | |Кразв | | |5 — 10 | |100 — 200 | | | | | | | | |Швидкодія, |5 — 20 |0,7 — 3 | |20 -200 | | |нс | | |10 -20 | |50 -100 | | |Сильна |Відсутня | |Мала | | |Генерація перешкод | | |Мала | |Мала | | | | | | | | |Рівень допусти- |0,8 |0,15 | |0,5 | | |мых перешкод | | |0,1 | |0,4 Ек |.

3. ТРИГГЕРЫ.

Тригером називають пристрій, що має двома станами стійкого рівноваги й здатне стрибком переходити вже з состоя-ния в другое.

Тригери є базовими елементами при побудові лічильників, регістрів, дешифраторів та інших пристроїв імпульсної техники.

Характерною ознакою тригерів є здатність зберігати двійкову інформацію (стан «» 0 «» чи «» 1 «») по закінченні дії вхідних імпульсів. Це властивість обумовлена тим, що чинниками, опре-деляющими стан триггера, не є лише зовнішні управляючі сигнали, а й внутрішні сигнали самого триггера (сигнали зворотний зв’язок). Тому тригер можна використовувати елемент пам’яті, а сукупність тригерів може запам’ятати й берегти код деякого числа.

У інтегральної минросхемотехнике тригери виконують або на основі логічних інтегральних елементів, або як завершений функціональний елемент як микросхемы.

Тригери можна класифікувати по функціональному ознакою і способу управления.

По функціональному ознакою розрізняють тригери R, P. S, D, T, J-K і інших типов.

По способу управління розрізняють асинхронні і тактируемые. У асинхронних триггерах переключення вже з стану до іншого реєструють безпосередньо зі вступом сигналу на информацион-ный вхід. У тактируемых триггерах крім інформаційних входів є вхід тактових імпульсів. Перемикання відбувається за наявності який дозволить, тактирующего импульса.

4.1. R-S-триггер

Асинхронний R-S-триггер є пристрій, яке лежить в основі решти типів тригерів. Назва походить від двох англійських слів — «» set-reset «» («» устанавливать-сбрасывать «»). Схема R-S-триггера є два логічних елемента ИЛИ-НЕ (И-НЕ), замкнутих у кільце (рис. 12,а). Умовне графічне позначення R-Sтриггера на електричних схемах наведено на рис. 12, б.

Схема має дві входу: P. S і R, і двоє виходу: прямий Q і інверсний Q. У вихідному стані (P.S = R = 0) не вдома Q маємо логічний одиницю, а.

а б.

Рис. 12 а — умовне графічне позначення асинхронного R-S-триггера; б — схема R-S-триггера;

на виході Q — нуль. При подачі сигналу на вхід тригер повинен устанавливаться до стану логічного одиниці на вході Q логічного нуля на виході Q. При подачі сигналу на вхід R тригер встановлюється в исход-ное стан: логічний нуль — не вдома Q і логічна одиниця — не вдома Q.

Для R-S-триггера комбінація на вході «» R = 1, P. S = 1 «» є запрещенной.

Робота асинхронного R-S-триггера однозначно описується таблицею істинності (табл. 4).

Таблиця 4.

| | | |Такт n |Такт n +1 | | | | | |R? |P.S? |Q? № | | | | | |0 |0 |0 | |0 |1 |1 | |1 |0 |0 | |1 |1 |невизначеність |.

Для R-S-триггера на елементах И-НЕ входи R і P. S будуть инверсные порівняно з схемою рис. 12.

Синхронний R-S-триггер має три входу. Два їх логічні: вхід P. S є входом установки триггера в одиницю, вхід R є входом установки триггера в нуль (скидання). Третій вхід З в синхронних системах служить прийому тактових імпульсів і немає логічного значення. Умовне графічне позначення синхронного R-S-триггера наведено на рис. 13.

Рис. 13.

4.2. Д-триггер

Для прийому інформації з одному входу використовують Д-триггеры. На рис. 14 наведено умовне графічне позначення Д-триггера. З таблицы істинності Д-триггера (табл. 5) слід, що логічне значення переменной в такті n+1 збігається з значенням вхідний перемінної в попередньому такті n.

Таблиця 5.

| | Такт n | Такт n+1 | | | | | | | | | | | | | |Рис.14 | | | | | Д? | Q? № | | | 0 | 0 | | |1 |1 |.

На рис. 15 приведено схема Д-триггера на елементах И-НЕ. Дтригер перетворюється на стан «» 1 «» (Q=1), тоді як час приходу синхронизирующего сигналу (C=1) з його інформаційному вході сигнал «» 1 «». У цьому вся перебуваючинді тригер залишається по закінченні сигналу на вході Д до приходу очердного синхронизирующего сигналу, повертають тригер в перебуваючиние «» 0 «». Отже, Д-триггер «» затримує «» який надійшов інформацію тимчасово, однакову періоду синхронизирующих сигналов.

Справді, при Д=1, C=1 не вдома P. S елемента ДД1 сигнал «» 0 «» (S=0), але в виході ДД2 — «» 1 «» (R=1). Оскільки R-S-триггер має инверсные входи, то, при S=0, R=1 він перетворюється на стан «» 1 «» (Q=1, Q=0) і залишається у тому стані до того часу поки при Д=0 годі C=1. У цьому випадку S=1, R=0 і тригер повертається у стан «» 0 «» (Q=0, Q=1).

При Д=0, S=1 і залежно від З Q=0.

Рис. 15.

3. T — триггер

T — тригер, чи лічильний тригер, використовується для побудови двійкових счетчиков.

Асинхронний T — тригер перетворюється на протилежне стан за відповідного логічному переході з його T-входе. Умовне графічне позначення асинхронного триггера наведено на рис. 16, а.

Синхронний T — тригер перетворюється на протилежне стан при соответствующем логічному рівні з його вході й за наявності одиниці з його синхронизирующем входе.

а б.

Рис. 16 а — умовне графічне позначення асинхронного Tтриггера, б — схема асинхронного Tтриггера.

Функціонування T-триггера визначається табл. 6.

Таблиця 6.

| | | |Такт n |Такт n № | | | | |T |Q? | | 0 | Q | | |? | |1 | | | |Q? |.

Схема асинхронного T-триггера приведено на рис. 16, б. Вона складається з R — S-триггера і логічних схем з його входах. Перехід напруги на вході T впливає на дві схеми U. Проте сигнал не вдома буде з’являтися тільки в тієї схеми U, другого вхід яка також подано логічна одиниця з виходів тригерів Q чи Q. Бо тільки одному з виходів R — S-триггера то, можливо логічна одиниця, спрацьовує одне з схем U, сигнал з якою надійде однією з входів R — S-триггера і змінить її стан. У цьому зміняться логічні рівні на виходах триггера Q і Q і підключиться іншу схему U. Під час наступного перепаду напруги на вході T цю схему U спрацьовує, і повертає тригер в вихідне стан. Отже, із настанням кожного наступного сигналу на вхід T — тригер змінює стан на противо-положное. З тимчасової діаграми (рис. 17) слід, що частота вихідних імпульсів вдвічі менше частоти перепадів на вході T. Властивість розподілу частоти вхідних логічних впливів на два позволя-ет використовувати T-триггер для побудови двійкових лічильників. У цьому T-триггеры з'єднуються последовательно.

Рис. 17.

4.4. JK — триггер

JK — тригери є універсальними й одержали найбільше поширення системах інтегральних логічних елементів. Універсальність їх у тому, що завдяки часткових змін при переключенні входів можна було одержати інші типи триггеров.

Умовне графічне позначення JK — триггера наведено на рис. 18.

а б.

в.

Рис. 18.

а — умовне позначення JK-триггера; б — схема Д-триггера з урахуванням JKтриггера; в — схема T-триггера з урахуванням JK-триггера.

Тригер цього є удосконаленим варіантом двухвходного триггера. Як очевидно з табл. 7, на відміну RS-триггера стан J=1, K=1 є допустимым.

Таблица 7.

| Такт n | Такт | | |n | | J | K | Q? | | | | | |0 |0 |Q? | |0 |1 |0 | |1 |0 |1 | |1 |1 |Q? |.

Використовуючи вхід J як вхід P. S, а K як R, реалізують синхронний RSтригер, особливість якої є тому, що з комбінації S=R=1, забороненої для звичайного JK-триггера, він переключається за кожен синхронизирующий сигнал. Додаванням инвертора на вході JK-триггера отримують Д-триггер (рис. 18, б). Поєднуючи входи JK-триггера за схемою на рис. 18, в отримують T-триггер.

4. ЦИФРОВЫЕ ЛІЧИЛЬНИКИ ИМПУЛЬСОВ.

У пристроях цифровий обробки інформації вимірюваний пара-метр (кут повороту, переміщення, швидкість, частота тощо.) перетворюється на імпульси напруги, кількість яких у відповідній мосштабе характеризує значення даного параметра.

Цифровим лічильником імпульсів називають пристрій, реалізує рахунок числа вхідних імпульсів і фіксуюче їх кількість в якомусь коде.

Зацікавлення таким пристроям пояснюється їхньою високою точністю, а також можливістю здійснення зв’язки Польщі з ЭВМ.

Залежно від способу реалізації рахунки лічильники поділяються на суммирующие (прямого рахунки), вычитающие (зворотного рахунки) і ревер-сивные. У суммирующем лічильнику на час вступу кожного вхідного сигнала код поповнюється одиницю, а вычитающем — зменшується. Реверсивний лічильник може працюватиме, як як складання, і у режимі вычитания.

Основними характеристиками лічильника є модуль рахунки, чи коефіцієнт перерахунку Kсч =2?, де n — розрядність лічильника чи кількість тригерів у ньому і быстродействие.

Модуль рахунки характеризує число стійких станів лічильника, тобто. максимальну кількість вхідних сигналів, що може бути полічено лічильником. Наприклад, в четырехразрядном лічильнику Kсч =2 =16, лічильник буде мати 16 стійких станів. У цьому кожен 16-ї вхідний сигнал встановлює лічильник у початковий состояние.

Найбільшого поширення набула отримали лічильники на T — і JK — триггерах. Розглянемо найпростішу схему двоичного підсумовуючого лічильника з безпосередньої зв’язком. На рис. 19 приведено схема четырехразрядного.

Рис. 19 лічильника, побудованого на JKтриггерах. Основним вузлом двоичного лічильника є тригер зі рахунковим запуском. Лічильні імпульси подаються на вхід першого триггера. Лічильні входи вступників тригерів безпосередньо пов’язані з инверсными виходами предыдущих.

Роботу схеми ілюструють тимчасові діаграми на рис. 20. Перед надходженням рахункових імпульсів все розряди лічильника встановлюються в стан «» 0 «» (Q1= Q2= Q3= Q4=0) подачею сигналу «» Установка 0 «». У лічильнику встановлюється код 0000. По прибутті на вхід першого імпульсу тригер ДS1 встановлюється в одиничне стан, в лічильнику встановлюється код 0001.

Рис. 20.

По прибутті другого вхідного імпульсу перший тригер встановлюється в нульовий стан, а тригер ДS2 покладеним перепадом напруженості із виходу Q першого триггера встановлюється в одиничне стан. У лічильнику код 0010. Так рахунок у лічильнику триватиме до того часу, поки лічильник не отсчитает максимально можливе щодо його розрядності число 1111. Шістнадцятий вхідний сигнал переведе лічильник в вихідне нульовий состояние.

Лічильники з послідовним перенесенням відрізняються простотою, але мають невисоким быстродействием.

5. РЕГИСТРЫ.

Регістрами називаються функціональні вузли, призначені для прийому, зберігання, передачі й перетворення інформації. Регістри є найпоширенішим типом послідовних вузлів у сприйнятті сучасних ЕОМ. Іноді в регістрі передбачається можливість зсуву числа однією чи кілька розрядів убік молодших чи старших розрядів. Такі регістри називаються сдвигающими, їх використовують і під час арифметичних операцій. Залежно від способу введення та виведення розрядів числа розрізняють регістри паралельні, послідовні і параллельно-последовательные. Введення, висновок, зрушення та інші операції здійснюються управляючими сигналами, які у регістр спеціальними управляючим шинам (проводам).

6.1. Паралельні регистры.

У паралельних регістрах запис двоичного числа здійснюється паралельним кодом, тобто. в усі розряди регістру одночасно. Їх функції зводяться до прийому, зберігання й передачі інформації (двоичного числа). У цьому сенсі паралельні регістри часто називають регістрами памяти.

Паралельний N — розрядний регістр складається з N — тригерів, кожен із яких має число входів, відповідне кількості джерел інформації. Якщо джерело цифрової інформації один, то кожен тригер має один вхід. При двох й трьох паралельних каналах інформації тригер розряду виконується на дві, і три входу. Запис цифрової інформації здійснюється по ланцюга управління регістром. Принцип побудови паралельних регістрів ілюструється структурної схемою на рис. 21 за одного каналі четырехразрядной цифровий информа-ции. ДS1 — тригер молодшого розряду, ДS4 — тригер старшого розряду; ДД1- ДД4 — логічні елементи, призначені керувати записом інформацією регістр; ДД5-ДД8 — елементи службовці керувати зчитуванням інформації з регистра.

Перед записом двоичного числа все тригери встановлюють в стан «» 0 «» подачею імпульсу по входу «» Установка 0 «». Для запис у регістр вхідний інформації подають імпульс записи, відкриває вхідні елементи І. Код вхідного числа записується в регістр. Якщо, наприклад, на вході присутній код 1011, відповідний числу 11, це самого числа буде записано в регистр.

Після завершення операції записи інформація, записаний у регістр зберігається, як і раніше що вхідні інформація (число) може изменяться.

Для зчитування інформації подають імпульс по входу «» Считывание «». На вихідні шини регістру передається код числа, записаного в регістр. У цьому число, записаний у регістр, зберігається. Для отримання нову інформацію описані операції повторяются.

Рис. 21.

6.2. Послідовні регистры.

Послідовні регістри (регістри зсуву) характеризуються записом числа послідовним кодом. Регістр складається з последователь-но з'єднаних двійкових осередків пам’яті, статки передається (зсувається) на наступні осередки під впливом тактових імпульсів. Тактовые імпульси управляють роботою регістру. Управління може осуществляться однієї послідовністю тактових імпульсів. І тут регістри називають однотактными.

Частота прямування тактових імпульсів зазвичай незмінна. На рис. 22, а показано структурна схема сдвигающего регістру для чотирьох розрядів. Перша осередок регістру належить до молодшого розряду, а четверта — до старшему.

а б.

Рис. 22.

За такої розташуванні розрядів запис вересня регістр производит-ся, починаючи з його старшого розряду. При зворотному розташуванні розрядів в регістрі запис числа повинна починатися з молодшого разряда.

Тактовые імпульси подаються попри всі тригери осередків одночасно. Їх вплив спрямоване на переключення тригерів зі стану «» 1 «» в стан «» 0 «» із записом одиниці в тригер наступній осередки. На рис. 22, б наведено тимчасові діаграми, поясняющие процес записи інформацією регістр. Як приклад взятий код 1011, відповідний числу 11. Перед записом інформації регістр встановлюють до стану «» 0 «». І тому в відсутність сигналу на вході подається серія тактових імпульсів із кількістю імпульсів, рівним кількості розрядів в регістрі. При записи інформації разом з надходженням коду числа подаються тактовые імпульси. Тактовими імпульсами здійснюється просування информа-ции від молодшого розряду регістру до старшого. Відтак після четверто-го тактового імпульсу осередки регістру приймають стану, соответ-ствующие коду прийнятого четырехразрядного числа.

Операція зчитування інформації з послідовного регістру може бути у паралельному чи послідовному коді. Для передачі інформацією паралельному коді використовують виходи розрядів регістру. Таким чином, послідовний регістр дозволяє здійснити операцію перетворення послідовного коду в паралельний. Зчитування інформації в послідовному коді реалізується подачею серії тактових импульсов.

У послідовному регістрі записане число то, можливо зрушено тактовими імпульсами однією чи кілька (До) розрядів. Операції сдви-га відповідає збільшення кількості на 2. Наприклад, зрушення коду 0010 (число 2) на один розряд дає код 0100 (число 4), на два розряду — код 1000 (8).

Регістри, випущені промисловістю як окремих мікросхем, мають умовне позначення в електронних схемах як прямокутника рис. 23. | | |Букви RG малюнку означають регістр; | |на входи D1 — Dn подається код числа для | |записи, C3 — вхід команди записи; CЧ1, | |СЧ2 — входи для команди зчитування; | |R — установка регістру в нульовий поло- | |жение; Q1, Qn — виходи. | | | | | | | |Рис. 23 | | | | | | | | | | | | | | | | | | | | | | | | | | | |МІКРОПРОЦЕСОРИ | | | |Мікропроцесором (МП) називають програмно керовану микро-электронное | |пристрій, яке здійснює обробку цифрової інформації. Мікропроцесор | |містить одну чи кілька великих інтегральних схем. Що стосується використання | |кількох великих інтегральних схем повинно бути сумісні, тобто. | |призначені задля об'єднаного застосування зі спільними джерелами харчування, мати | |єдину систему логічних сигналів, однакову розрядність і швидкодія. | |Мікропроцесор реалізує таких функцій, як вибірку в предписан-ной | |програмної послідовності, декодування і управління выпол-нением | |команд, і навіть виконання операцій тестування і преобразова-ния даних. | |Отже, вона здійснює задану як програми послідовність | |дій — процес, звідки і назву — процесор. | |МП оперує інформацією в двоичной системі числення. Кожен розряд двоичного| |числа називається битому. Інформація, яку обраба-тывает мікропроцесор, | |представляється групою бітов, що є слово. Кількість бітов в | |слові залежить від типу МП і то, можливо 4, 8, 12, 16 тощо. Кількість бітов в | |слові, призначене передачі даних, одно числу провідників і утворить| |так звану шину даних. | |Група, що перебуває їх восьми бітов називається байтом. Розподіл слова на байти | |дозволяє спростити уявлення двоичного коду, застосувавши шестнадцатиричную | |форму записи. Уявлення двоичного слова в шестнадцатиричном коді дозволяє| |зменшити ймовірність появле-ния помилок під час складання програми роботи | |мікропроцесора. | |МП є СБИС — тонку пластину кристалічного кремнію у вигляді | |прямокутника зі сторонами розміром від 3 до 7 мм. Пластина монтується в | |пластмасовий чи металевий корпус шириною 10 — 15 мм довжиною 20 — 70 мм.| |Уздовж довгих сторін корпусу распола-гаются висновки у кількості 16 — 60 для | |сполуки МП коїться з іншими устройст-вами. Перший МП виник 1971 року, | |містив 2250 транзисторів з чотирьох кристалів, з кристалом ОЗУ ємністю | |32 біта. Вже 1974 р. розробили МП К580, у якому 5 тис. транзисторів | |з пам’яттю 64 Кбайта (1 Кбайт =1024 =2), а 1984 р. розробили МП типу | |К1810, у якому 29 тис. транзисторів з пам’яттю один Мбайт (2І°). | |Застосування мікропроцесорних модулів: 80% МП — це встраи-ваемые влаштування у | |різні автоматизовані системи управління і 20% - йдуть на | |побудови ЕОМ. За прогнозами до 2000 р. число випущених МП перевищить число | |електричних ламп і становитиме 5 — 10 млрд. штук. | |Спрощена структурна схема мікропроцесора серії К580 МК 80 А представлена | |на рис. 24. | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |Рис. 24 | | | |МП складається з схем, що реалізують арифметичні і логічні операції над | |даними різних регістрів, службовців для тимчасового збереження і перетворення| |даних, і команд, і навіть пристроїв управління та з зовнішніми блоками. | |МП застосовують що з запам’ятовуючим пристроєм програми (ЗУП), з | |запам'ятовуючим пристроєм даних (СВЕРБЛЯЧКА), ні з пристроєм вводу-виводу | |(УВВ). | |Система, що складається з мікропроцесора і зазначених пристроїв, отримав назву| |мікропроцесорної системи, чи микроЭВМ (рис. 25). | | | | | | | | | | | | | | | | | | | | | |Рис. 25 | |Функціонування всіх вузлів та блоків мікропроцесорної системи здійснюється | |з допомогою генератора тактових імпульсів. | |Регістр команд PpК призначений для зберігання ЕВР у МП команди, ліченої з ЗУП, | |на період його виконання. Виконання команди здійснюється блоком управління | |СУ, який із загальними регістрами МП. | |Акумулятор АК є основний регістр, готовий до введення | |даних в МП та виведення їх із нього. У акумулятор надходить операнд (числа) з | |СВЕРБЛЯЧКА перед проведенням відповідної операції в арифметико-логическом | |устрої. У акумулятор ж вводиться результат проведеного АЛУ операції. | |Арифметическо-логическое пристрій АЛУ здійснює операції складання, | |вирахування, порівняння, і навіть операції І, АБО над двома числами (операндами) з| |видачею результату за одним виходу. Вигляд операції задається командним кодом, | |які мають регістрі команд. | |Регістр тимчасового зберігання РрВXр призначений для зберігання даних перед | |проведенням операцій на АЛУ. Якщо, наприклад, потрібно провести операцію | |арифметичної суми двох чисел, один число попередньо зберігається в | |акумуляторі, а друге — у одному з регістрів тимчасового зберігання. | |Лічильник команд СК містить адресу команди обраній PpК з ЗУП в поточний | |час. Він є суммирующий лічильник, зміст якого| |поповнюється одиницю до кінця виконання поточної команди. | |Якщо МП працює із подпрограммами, то СК записується попереднє число,| |відповідне адресою першої команди підпрограми, а, по завершенні останньої | |команди у подпрограмме лічильник встановлюється на адресу команди основний | |програми. | |SP — стековый регістр — виробляє операції запису і вилучення чисел. | |Вміст SP автоматично зменшується на 2 після кожного запису і | |поповнюється 2 після кожного вилучення. Необхідність роботи стекового | |регістру виникає при зверненні до підпрограмам для записи адреси повернення з| |підпрограми. | |Рр Ін — регістр ознак. У розрядах Рр Ін записується інформація в двоичном| |коді про розрядах перенесення, знака, ознаках парності і нуля. | | | | | | | | | | | |СПИСОК ЛІТЕРАТУРИ | | | |1. Забродін Ю. С. Промислова електроніка. — М.: Высш. шк., 1982. 496с. | |2. Основи промислової електроніки: Учеб. для неэлектротехнических спец. | |вузів / В. Г. Герасимов, О.М. Князьків, А.Є. Краснопольський, В. В. Сухоруков; | |Під ред. В. Г. Герасимова. — М.: Высш. шк., — 1986. — 336 з. | |3. Електротехнічний довідник: У 3тт. Т.2. Електротехнічні вироби і | |устрою.- М.: Энергоатомиздат, 1986. 712 з. | |4. Основи радіоелектроніки: Учеб. посібник / Ю. П. Волощенко, Ю. Ю. Мартюшев, | |І.Н. Нікітіна та ін.; Під ред. Г. Д. Петрухіна.- М.: Вид-во МАІ, 1993. 416 з. | |5. Барков В. А. Електроніка робототехнічних систем. | |Усилительно-преобразовательные устрою.: Учеб. посібник.- СПб.: СПбГТУ, | |1993. 144 з. | |6. Хоровиц П., Хілл У. Искуство схемотехники: У три тт.: Пер. з анг.- М.: Світ, | |1993. Т.1. 598 з. | |7. Фішер Дж., Гетланд Х. Б. Електроніка — від теорії до практики: Пер. з анг.- | |М.: Енергія, 1980. 400 з. |.

8. Цифрові і аналогові мікросхеми: Довідник / С. В. Якубовський, Л. И. Ниссельсон, В.І. Кулешова та інших.- М.: Радіо і зв’язок, 1990. 496 с.

9. Алексєєнко О. Г. Основи микросхемотехники. Елементи морфології мікроелектронної апаратури. Вид. 2-ге перераб. і доп.- М.: Рад. радіо, 1977. 405 с.

10. Алексєєнко О. Г. Сучасна мікросхемотехніка.- М.: Енергія.- 1979. 112 с.

ВВЕДЕНИЕ

…3.

1. ЦИФРОВЫЕ ІНТЕГРАЛЬНІ МИКРОСХЕМЫ…4.

2. ЛОГІЧНІ ЭЛЕМЕНТЫ…8.

3. СХЕМИ РЕАЛІЗАЦІЇ ЛОГІЧНИХ ЭЛЕМЕНТОВ…11.

3.1. Ключовою режим роботи біполярного транзистора…11.

3.2. Транзисторно-транзисторная логика…13.

3.3. Логічні елементи з урахуванням польових транзисторов…14.

3.3.1. МОП-транзисторная логіка на ключах одного типу проводимости…14.

3.3.2. МОП-транзисторная логіка на компліментарних транзисторах (КМОП-логика)…15.

3.4. Эмиттерно-связанная логика…16.

3.5. Інтегральна инжекционная логіка (ИІЛ-логика)…18.

4. ТРИГГЕРЫ…22.

1. RS-триггер…22.

2. Д-триггер…24.

3. Т-триггер…25.

4. JK-триггер…27.

5. ЦИФРОВЫЕ ЛІЧИЛЬНИКИ ИМПУЛЬСОВ…30.

6. РЕГИСТРЫ…32.

1. Паралельні регистры…32.

2. Послідовні регистры…33.

7. МИКРОПРОЦЕССОРЫ…36.

Список литературы

…39.

|Евстигнеев Анатолій Миколайович |.

Кузьміна Тетяна Георгиевна.

Новотельнова Ганна Владимировна.

ОСНОВЫ ЦИФРОВОГО ЭЛЕКТРОНИКИ.

Методичні вказівки для самостійного вивчення дисциплины.

" «Електротехніка і електроніка ««.

для студентів всіх специальностей Редактор Корректор

ЛР № 20 414 від 12.02.97 Підписано до друку Формат 60×80 1/16. Бум.

Печать офсетна. Ум. печ. л. Печ. л. Уч.- вид. л.

Наклад 500 прим. Замовлення №. С.

СПбГАХПТ 191 002, Санкт-Петербург, вул. Ломоносова, 9.

ІСЦ СПбГАХПТ. 191 002, Санкт-Петербург, вул. Ломоносова, 9.