Особливості будови та принцип роботи серверних процесорів

Будова та призначення серверних процесорів

Будь-який ЦП незалежно від його призначення має ряд функціональних пристроїв (ФУ): блоки цілочислових обчислень (Integer Execution Unit, E-box, арифметико — логічний пристрій), обробки адрес (Address Translation Unit, A-box), контролери системної шини (System Bus Controller, B-box), декодери команд (Instruction Decoding Unit, I-box). Для проведення обчислень і збереження проміжних результатів використовується так званий файл регістрів (їх може бути кілька). Практично в усіх сучасних ЦП реалізовані і передбаченні напрями умовних переходів. З початку 1990;х рр. загальноприйнятою стала практика запровадження у ядро ЦП блоку речовинних обчислень (Floating-Point Unit, F-box). Якщо дизайн певної апаратної платформи, передбачав використання кеш-пам'яті з прямим доступом, то ЦП вводився блок взаємодії з кеш-пам'яттю (Cache Memory Interface Unit, C-box). У середовищі сучасних ЦП нерідко також реалізовані контролери пам’яті, периферійні шини тощо.

Залежно від уявлення команд процесори заведено поділяти на RISC (Reduced Instruction Set Computing, обчислення з допомогою обмеженого набору команд) і CISC (Complex Instruction Set Computing, обчислення з допомогою розширеного набору команд). Нині «чистокровних» представників тієї чи іншої групи зустріти дедалі складніше — в багатьох ЦП є риси обох архітектур.

Архітектура RISC з’явилася як спроба позбутися недоліків, властивих CISC-процесорам. У 70-х рр. було проведено дослідження, які показали, що майже 20% всіх команд CISC-процесора займають час, близько 80% всього процесорного часу, інші ж 80% команд — решту 20%, т. з. очевидний дисбаланс — деякі команди залишаються практично незатребуваними. У той самий час кожна додаткова команда у традиційному наборі збільшує вартість ЦП, оскільки її виконання в процесорі повинні бути у відповідних виконавчих блоках. Виникла ідея звести набір команд до мінімуму, зафіксувати їх довжину для зручності декодування, з безпосередній доступом до пам’яті (завантаження даних в регістри ЦП з пам’яті, і копіювання з регістрів) дозволити лише небагатьом. Це й дозволило отримати компактне ядро ЦП, здатне працювати в більш високих частотах при незмінних проектних нормах.

Таблиця 1. Порівняльна характеристика CISC і RISC архітектур

Природно, як і в RISC, і в CISC є свої переваги. RISC забезпечує ефективну суперскалярність (паралельність) обчислень функціональними пристроями ЦП й більшу кількість виконаних команд для одного такту ЦП. CISC має роботу ЦП при невеличкому числі функціональних пристроїв і наявності лише одного конвеєра розрахунку функціонального пристрою (попри збільшення кількості конвеєрів приріст продуктивності виявляється невеликим через обмеження, що накладаються декодером команд).

Процесори архітектури х86 спочатку мали CISC-архітектуру, але тільки згодом стали набувати властивостей RISC. Ядра цих ЦП зазнали кардинальних змін: вони почали проектуватися на засадах RISC, але водночас задля збереження сумісності до існуючого програмного забезпечення зовні в ЦП так само надходили звичайні команди CISC. Щоб така модель ЦП виявилася працездатною, потрібно обов’язкове внутрішнє перетворення CISC-команд до однієї чи кількох RISC-команд, яке безпосередньо виконуються ядром ЦП.

Такий підхід допоміг поліпшити суперскалярність обчислень (коли команди одночасно обробляються різними конвеєрами ФУ), але й не позбавив архітектуру від усіх недоліків, головний у тому числі - незручність паралельного декодування команд CISC, які мають різну довжину: неможливо визначити початок наступної команди до завершення декодування попередньої.

Першим із ЦП архітектури х86, спроектованих з RISC-ядром, став вже забутий Nx586 компанії NexGen, поданий у березні 1994 р. У листопаді 1995 р. з’явився Pentium Pro компанії Intel, а березні 1996;го — AMD К5, побудований з урахуванням модернізованої фірмової архітектури 29К.

CISC-процесори архітектури х86 ще кілька днів випускалися, переважно Intel (Pentium і Pentium MMX) і Cyrix (6×86 і 6×86МХ/6×86МП), але дні їх були полічені. У наступні роки архітектура Intel P6, основою якої був вищезгаданий Pentium Pro, продовжувала екстенсивно розвиватися, та його змінила архітектура NetBurst.

У 1997 р. AMD випустила ЦП, заснований на RISC-ядрі Nx686 (NexGen займалася AMD на початку 1996 р.), і розвивала цей модельний ряд до 2000 р., попри відставання в продуктивності від архітектури Intel P6. У 1999 р. AMD представила новий ЦП К7, який одержав офіційну назву Athlon, й успішно продовжує розвивати його архітектуру і сьогодні - ядро К8 (Athlon 64, Athlon 64 FX, Opteron) є еволюційним розвитком ядра К7. Підбиваючи підсумки вищесказаного, можна дійти невтішного висновку, що ЦП архітектури х86 перестали бути CISC, а й RISC у його розумінні відмовлялися (такий перехід не забезпечить збереження зворотної сумісності до існуючого програмного забезпечення), тому їх можна класифікувати як псевдо-RISC.