Аналізатор телефонних каналів

Омский державний університет шляхів сообщений Реферат на тему Анализатор телефонних каналов Омск 2001 р. Призначення й освоєно основні параметри аналізатора телефонних каналів. 3 Згасання луни-сигналу 3 Нелинейные спотворення 3 Відносна амплитудно-частотная характеристика загасання 3 Відносна характеристика групового часу проходження 3 Згасання продуктів паразитною модуляції сигналу 3 Структурна схема аналізатора. 4 Опис Процесора ADSP-21msp58. 6 Системний інтерфейс і інтерфейс пам’яті 7 Система команд 7 Ефективність сигнального процесора 7 Обчислювальні модулі 7 структурна схема процесора сімейства ADSP-2100 7 Генератори адрес даних, і програма sequencer 8 Шини 9 Внутрішні переферийные устрою 9 Послідовні порти 9 Таймер 10 Головний интерфейсный порт (HIP) 10 Аналоговий інтерфейс 10 Література. 11.

Призначення й освоєно основні параметри аналізатора телефонних каналов.

Анализатор телефонних каналів призначений щодо вимірів параметрів каналів тональної частоти (ТЧ) первинних мереж зв’язку, відомчих телефонних мереж, і коммутируемой телефонної мережі загального користування (ТфОП). Аналізатор повинен обеспечиваеть створення нормованих електричних випробувальних сигналів для тестування каналів зв’язку, а також позволяеть визначити кількісні показники стану зв’язку для тестируемых каналів в автоматичному й автоматизованому режимах. Обробка, накопичення, видача і помилкове уявлення вимірювальної інформації може забезпечується зовнішнім універсальним управляючим комп’ютером і спеціалізованої керуючої комп’ютерної программой.

Каналы тональної частоти характеризують следющие основні параметры Затухание эхо-сигнала.

Вимірювання загасання рівня луни-сигналу відносно переданого сигналу виробляється у діапазоні від 10 до 60 дБ Нелинейные искажения.

проводять виміри коефіцієнтів 2-ї і 3-й гармонік для гармонійного випробувального сигналу із частотою 1020 гц та коефіцієнтів продуктів нелінійних спотворень 2-го і 3-го порядків для четырехчастотного випробувального O.42-сигнала Относительная амплитудно-частотная характеристика затухания.

Вимірювання відносної АЧХ виробляється у діапазоні від 100 до 3700 гц при нерівномірності відносної АЧХ трохи більше 35 дБ і номінальному рівні потужності випробувального сигналу на вході аналізатора (6 дБм.

Относительная характеристика групового часу прохождения.

вимір відносної частотною характеристики групового часу проходження (ГВП) при номінальному рівні потужності випробувального сигналу на вході вимірювача -6 дБм в діапазонах: по інтервалу частот ГВП і опорною частоті - від 300 до 3400 Гц;

Затухание продуктів паразитною модуляції сигнала измерение загасання продуктів паразитною модуляції випробувального сигналу з частотою 1020 гц струмами харчування частотою 50 гц та гармоніками щодо рівня випробувального сигналу в лінії связи.

Структурна схема анализатора.

[pic].

Анализатор об'єднує у собі измерительно-анализирующее будова та генератор нормованих електричних випробувальних впливів. По характеру уявлення вимірювальної інформації аналізатор є реєструючим вимірювальним приладдям і показывающим вимірювальним приладом з наданням на екрані комп’ютерного дисплея вимірювальної інформацією цифровий і аналогової (графічної) форме.

Основными складовими частинами аналізатора є генераторний і измерительно-анализирующий блоки.

Генераторный блок під час аналізу каналів зв’язку задає хвилясту форму сигналу програмним шляхом і відданість забезпечує такі режими генерації: режим генерації постійного за частотою гармонійного сигналу з їх постійним чи змінюваним по лінійному закону рівнем потужності - для вимірів амплітудних характеристик каналу зв’язку, загасання сигналу, відносини рівнів сигналу та галасу (Сигнал/Шум), зокрема по Рекомендації МСЭ-Т О.132, коефіцієнтів нелінійних спотворень, виміру частоти та частоти в каналі зв’язку, тремтіння фази, тремтіння амплітуди, загасання продуктів паразитною модуляції, підрахунку числа перерв зв’язку, підрахунку числа імпульсних перешкод, підрахунку числа стрибків фази та підрахунок числа стрибків амплітуди; режим генерації гармонійного сигналу з мінливих по лінійному закону частотою — для почастотного виміру АЧХ; режим генерації многочастотного сигналу — МЧС-генератор — для вимірів відносного групового часу проходження (ГВП), відносної амплитудно-частотной характеристики (АЧХ) і импеданса каналу зв’язку; режим генерації псевдослучайного сигналу для вимірів співвідношення рівнів Сигнал/Шум (шуми квантування) режим генерації четырехчастотного сигналу для вимірів нелінійних спотворень режим генерації радиоимпульсов для виміру луни-сигналу; режим генерації двухчастотного сигналу вимірювальної і еталонною частот для визначення амплитудно-частотной характеристики і частотною характеристики групового часу прохождения.

В кожному режимі генерації номінальні рівні потужності випробувальних сигналів і номінальні значення частот гармонійних випробувальних сигналів задаються дискретно.

Измерительно-анализирующий блок забезпечує моніторинг (вимір і протоколювання) тестируемых каналів зв’язки й з використанням власного чи зовнішнього генератора випробувальних сигналів. Причому у залежність від автоматично що визначається виду вхідного сигналу аналізатор автоматично включає вимір тих параметрів, для виміру яких і було призначений відповідний вимірювальний сигнал.

Измерительно-анализирующий блок як вимірів з нормированными метрологическими характеристиками проводить визначення наступних параметрів і характеристик: рівня потужності сигналу; частоти гармонійного сигналу; рівня не в зваженого шуму; рівня псофометрического шуму; відносини рівнів потужності псевдослучайного сигналу і зваженого шуму; співвідношення рівнів гармонійного сигналу і псофометрически зваженого шуму, і навіть співвідношення рівнів гармонійного сигналу і зваженого шуму; тремтіння фази гармонійного сигналу; тремтіння амплітуди гармонійного сигналу; частотних характеристик ГВП і АЧХ; рівня селективних перешкод, зокрема псофометрических; продуктів нелінійних спотворень 2-го і 3-го порядків для четырехчастотного сигналу; коефіцієнтів гармонік для гармонійного сигналу; загасання продуктів паразитною модуляції сигналу; загасання луни-сигналу; модуля повного опору лінії зв’язку (буде в діапазоні від 300 до 3400 гц); електричної ємності лінії зв’язку; зміни частот 1020 гц та 2000 гц в каналі зв’язку шляхом виміру відхилення частоти гармонійного сигналу від значень 1020 і 2000 Гц.

Измерительно-анализирующий блок як визначення кількісних показників стану зв’язку забезпечує підрахунок на заданому інтервалі часу фактів перевищення встановлюваних граничних значень. Аналізатор здійснює рахунок: імпульсних перешкод, перерв зв’язку, стрибків амплітуди і стрибків фазы.

С ненормируемыми метрологическими характеристиками виробляється тестування каналів зв’язку з параметрами, наведених нижче: співвідношення Сигнал/Шум за сигналом МЧС-генератора; співвідношення Сигнал/Шум за сигналом О.42-генератора; рівень що надходить на вхід многочастотного, псевдослучайного, чи четырехчастотного сигналу; индуктивность лінії зв’язку; среднеквадратическое відхилення рівня гармонійного випробувального сигналу в лінії зв’язку (СКО рівня) від середнього значення; максимальний з зафіксованих на інтервалі 1 з стрибок фази гармонійного сигналу; максимальний з зафіксованих на інтервалі 1 з стрибок амплітуди гармонійного сигналу; максимальна на інтервалі 1 з миттєва потужність вимірюваного сигналу; мінімальна на інтервалі 1 з миттєва потужність гармонійного сигналу; відносне термін дії імпульсних перешкод; відсоткова частка секундних інтервалів з імпульсними перешкодами на вимірювальному інтервалі; відсоткова частка секундних інтервалів з перервами зв’язку на вимірювальному інтервалі; відсоткова частка секундних інтервалів з імпульсними перешкодами і перервами зв’язку на часовому вимірювальному інтервалі; відносне термін дії перерв зв’язку; відносне термін дії імпульсних перешкод і перерв зв’язку; побудова эхограммы — залежності загасання від затримки эхо-сигнала.

Основну функціональну навантаження в аналізаторі виконує Процесор ADSP- 21msp58. У цьому процесорі реалізуються функції 16 разрядного ЦАП-АЦП, блоку сигнальній оброблення і послідовно интерфейса.

Описание Процесора ADSP-21msp58.

Процессор ADSP-21msp58 є сукупність программируемых мікропроцесорів із загальною структурою, оптимизированную в обробці аналогового сигналу у цифровій формі, а як і й інших прикладних цілей. З іншого боку, процесор включають аналоговий інтерфейс для перетворення сигналу звуковий частоты.

Архітектура сімейства ADSP-2100 пристосована до виконання завдань із допомогою цифрового сигнального процесора й в такий спосіб, що устрою за такт можуть виконувати такі дії: генерувати наступний адресу програми; вибирати таку команду; виконувати одну чи дві кроку програми; модифікувати одну чи дві покажчика адреси даних; виконувати обчислення. У цьому такті процесори, які мають релевантні модулі можуть: приймати і/або передавати дані через послідовний порт; приймати і/або передавати дані через головний порт інтерфейсу; приймати і/або передавати дані через DMA порти; приймати і/або передавати дані через аналоговий інтерфейс. Системний інтерфейс і інтерфейс памяти.

У кожному процесорі сімейства ADSP-2100 чотири внутрішніх шини з'єднують внутрішню пам’ять коїться з іншими функціональними модулями: шина адреси; шина даних; шина пам’яті програм; шина пам’яті данных.

Зовнішні устрою може бути контроль над шинами у вигляді сигналів надання (BR, BG). Процесорам ADSP-2100 можуть працювати у то час коли шини надані іншому влаштуванню, доки потрібно операції із зовнішнього памятью.

Схема початковій завантаження дає можливість автоматичної завантаження внутрішньої пам’яті коли її вміст було зрівняне. Це можна здійснювати з допомогою інтерфейсу пам’яті з EPROM, із комп’ютера, у вигляді головного порту інтерфейсу. Програми можуть завантажуватися без застосування будь-яких додаткових апаратних коштів. Система команд.

Процесорам сімейства ADSP-2100 використовують єдину систему команд для сумісності з пристроями з вищої інтеграцією. Система команд дозволяє виконувати мультифункциональные команди за такт процесора, з іншого боку кожна команда можуть виконати окремо у своїй такті. Асемблер має алгебраїчний синтаксис, підвищення удобочитаемости легкості кодування. Ефективність сигнального процессора.

Сигнальний процесор може бути як дуже швидкодіючим, але задовольняти деяким вимогам у таких областях: Швидка і гнучка арифметика — архітектура процесорів ADSP дозволяє виробляти таких операцій, як множення, множення з накопиченням, довільне усунення, а як і ряд стандартних арифметичних і логічних операцій на одному циклі процесора. Розширений динамічний діапазон — 40-разрядный акумулятор має вісім резервних біт захисту від переповнення при послідовному підсумовуванні, які гарантують, що втрати даних не може. Вибірка двох операндов за цикл — при розширеному підсумовуванні на кожному циклі процесора необхідно два операнда Апаратні циклічні буферы — великий клас алгоритмів обробки цифроаналогових сигналів, включаючи цифрові фільтри вимагає наявності циклічних буферів. Перехід по нулю — повторювані алгоритми найлогічніша висловлювати через цикли. Програма Sequenser ADSP-2100 підтримує роботи з циклічним кодом з нулем наверху, у поєднанні зі структурою clearest це підвищує ефективність системи. Також немає перешкод роботи з умовними переходами. Обчислювальні модули структурная схема процесора сімейства ADSP-2100.

[pic].

Как зазначалося вище кожен процесор містить три незалежних обчислювальних модуля: арифметико-логічний (ALU); множення з накопиченням (MAC); розширювач (shiffter). Ці устрою працюють із 16-разрядными даними і забезпечують апаратну підтримку мультиточности.

ALU виконує ряд стандартних арифметичних і логічних команд в доповнення до примітивам розподілу. MAC виконує одно-цикловые операції множення, умножения/сложения, умножения/вычитания. Shiffter здійснює логічні і арифметичні зрушення, нормалізацію, де нормалізацію і операцію отримання порядку, атак ж управління форматом даних, дозволяючи роботи з плаваючою точкою. Обчислювальні модулі розміщуються послідовно друг за іншому, в такий спосіб щоб вихід одного міг стати входом іншого наступного циклі. Результати роботи модулів збираються на 16-разрядную R-шину.

Усі три модуля містять вхідні і вихідні регістри, доступними через 16-разрядную DMD-шину. Команда, що їх в модулях, беруть під ролі операндов дані перебувають у регістрах введення і після виконання записують результат в регістри виведення. Регістри є хіба що проміжним сховищем між пам’яттю та обчислювальної схемою. R-шина дозволяє результату одного обчислення стати операндом в іншу операції. Це дозволяє заощадити час обходячись без зайвих пересилань модуль-память. Генератори адрес даних, і програма sequencer.

Два спеціалізованих генератора адрес даних (DAGs) і потужна програма sequencer гарантують ефективне використання обчислювальних модулів. DAGs забезпечують адреси пам’яті, коли необхідно помістити дані з пам’яті в регістри введення обчислювальних модулів, або зберегти в результат з выхоных регістрів. Кожен DAG відпо-відає чотири покажчика адреси. Якщо покажчик використовується для непрямої адресації то измениятся значення деякого регістру. Із двома целофановими генераторами процесор може видавати два адреси одночасно для вибірки з пам’яті двох операндов.

Для автоматичної адресації модуля кругових буферів значення довжини операнда може пов’язуватися з кожним покажчиком. (Кругова буферна особливість також використовується послідовними портами для автоматичної передачі данных).

DAG1 забезпечує адреси лише даних, DAG2 — для даних, і програм. Коли регістрі стану (MSTAT) встановлено відповідний біт режиму, адресу виведення DAG1 перш ніж потрапити на шину адреси інвертується. Ця особливість полегшує роботу у двоичной системе.

Програма Sequenсer забезпечує послідовність команд і адресацію пам’яті програми. Sequencer управляється регістром команд, який свідчить про команду, що у цей час виконується. Обрані команди записуються в регістр команд за такт процесора і виконуються протягом наступного. Щоб зменшити кількість циклів, sequencer підтримує роботи з умовними переходами. Шины.

Процесорам сімейства мають п’ять внутрішніх шин. Шини адреси програми (PMA) і адреси даних (DMA) пов’язані з адресами пам’яті даних, і програми. Шина даних програми (PMD) і шина даних (DMD) йдуть на передачі інформації що з областями пам’яті. Шини мультиплексированы до однієї зовнішню шину адреси — й одну зовнішню шину даних. R-шина варта передачі проміжних результатів безпосередньо між обчислювальними модулями.

Адресна шина PMA шириною 14 біт забезпечує достум до 16Кбайтам змішаної системи команд і передачею даних. 24-разрядная шина PMD варта роботи з 24-битными командами.

Адресна шина DMA шириною 14 біт, забезпечує прямий доступом до 16Кбайтам області даних. 16-разрядная шина DMD варта внутрішніх пересилань між будь-якими регістрами процесора і регістрів з пам’яттю в одиночному циклі. Адреса пам’яті даних виходить із двох джерел: абсолютне значення, певне у системі команд (пряма адресація) чи висновок даних адресує генератор (непряма адресація). Скористатися даними в галузі команд можна лише з допомогою непрямої адресации.

Шина даних пам’яті програми (PMD) варта передачі в обчислювальні модулі і зчитування результату обчислень через PMD-DMD модуль обміну. Цей модуль дозволяє передавати дані від однієї шини до інший. Вона має апаратні кошти на переходу від 8-разрядной шини до другой.

Внутренние переферийные устройства.

Цей поділ описує додаткові функціональні модулі, які включені у різні процесори ADSP-2100 сімейства. Послідовні порты.

Процесор має дві послідовних двунаправленных порту. Порти — синхронні й використовують кадрові сигнали контролю за прийомом-передачею даних. Кожен порт має внутрішній генератор частоти, але водночас може використовувати зовнішній генератор. Сигнали синхронізації можуть вироблятися як самим портом, і зовнішнім пристроєм. Довжина кадру обміну не може змінюватися від трьох до шести біт. Послідовний порт SPRT0 має многоканальные можливості і пзволяет обмін даними довільній довжини від 24 до 32 байт. Другий порт SPORT1 то, можливо сконфигурирован з допомогою зовнішніх переривань IRQ0 і IRQ1. Таймер

Регістр рахунки (16-разрядов) визначає час генерації переривань, переривання виробляється коли значення регістру одно нулю. Головний интерфейсный порт (HIP).

Головний интерфейсный порт — паралельний порт вводу-виводу здійснює пряме з'єднання з процесором. Через нього виробляється обмін між ADSP і пам’яттю головною ЕОМ. HIP складається з регістрів, якими ADSP-2100 та головний процесор обмінюються інформацією щодо стані перебуває й даними. HIP то, можливо сконфигурирован так: 8-разрядная чи 16-разрядная шина; мультиплексная шина данных/шина адреси чи окремо шина даних, і шина адреси; читання стробирующих сигналів READ/WRITE. Аналоговий интерфейс.

Вхідний аналоговий інтерфейс складається з вхідних підсилювачів і 16- разрядного аналогоцифрового перетворювача (ADC). Аналогічно не вдома перебуває цифроаналоговый перетворювач і вихідний диференціальний усилитель.

———————————- Рис. 2 Основна структурна схема процесора сімейства ADSP-2100.