Блок пам'яті

Міністерство Шляхів Сообщения.

РОСІЙСЬКИЙ ДЕРЖАВНИЙ ВІДКРИТИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ ПУТЕЙ.

СООБЩЕНИЯ.

Воронезький Филиал.

КУРСОВА РАБОТА.

ПО СХЕМОТЕХНИКЕ.

на задану тему: «Розробка блоку пам’яті мікропроцесорної системи» |Виконав: студент 3 курсу | |Бобкин І. Р. | |уч. шифр: 96 — ВЭВМ — 810 | | | | | |Рецензент: к.т.н. доцент | |Єрмаков А.Є. | | |.

ВОРОНЕЖ.

СОДЕРЖАНИЕ ПОЯСНИТЕЛЬНАЯ ЗАПИСКА. 3 1. Завдання курсове проектування 3 2. Особливості побудови блоків пам’яті 4 3. Опис засад роботи розроблюваних блоків. 6 3.1. Розробка електричних схем блоків ПЗУ і ОЗУ. 6 3.2. Розробка селектора адреси. 8 3.3. Тимчасова діаграма роботи БП. 9 4. Розрахунок електричних параметрів блоку пам’яті. 10 ГРАФІЧНА ЧАСТИНА. 12 1. Функціональна схема блоку пам’яті. 12 Література 14.

ПОЯСНЮВАЛЬНА ЗАПИСКА.

1. Завдання курсове проектирование.

Розробити блок пам’яті мікропроцесорної системи, де: обсяг ПЗУ становить 20К*8 і будується на мікросхемах К556РТ20.

обсяг ОЗУ становить 10К*8 і будується на мікросхемах К132РУ9А.

серія мікросхем використовуваних як дешифраторов,.

буферів шин тощо. — 1554 Режими роботи блоку пам’яті визначаються зовнішніми управляючими сигналами MEMWR, MEMRD.

2. Особливості побудови блоків памяти.

Компактна мікроелектронна «пам'ять» широко застосовується у сучасної електронної апаратурі різного призначення. У ЕОМ пам’ять визначають як функціональну частина, призначену для записи, збереження і видачі команд і оброблюваних даних. Комплекс технічних засобів, що реалізують функцію пам’яті, називають запам’ятовуючим пристроєм (ЗУ).

Задля більшої роботи процесора (мікропроцесора) необхідні програма, т. е. послідовність команд, і такі, з яких процесор виробляє передбачені командами операції. Команди і такі вступають у основну пам’ять ЕОМ через пристрій введення, не вдома якого вони мають цифрову форму уявлення, т. е. форму кодових комбінацій Про і одну. Основна пам’ять, зазвичай, складається з ЗУ два види — оперативного (ОЗУ) та сталого (ПЗУ).

Оперативне ЗУ призначено для зберігання перемінної інформації, воно допускає зміну свого вмісту під час виконання процесором обчислювальних операцій із даними. Це означає, що процесор може вибрати (режим зчитування) з ОЗУ код команди, і дані і після обробки помістити в ОЗУ (режим записи) отриманого результату. Причому можливо розміщення ОЗУ нових даних на місцях колишніх, які у цьому випадку перестають існувати. Отже, ОЗУ може працювати у режимах записи, зчитування і збереження информации.

Постійне ЗУ містить інформацію, яка повинна змінюватися в хід виконання процесором програми. Таку інформацію становлять стандартні підпрограми, табличні дані, коди фізичних констант і постійних коефіцієнтів тощо. п. Цю інформацію заноситься в ПЗУ попередньо, й під час роботи процесора може лише зчитуватися. Таким чином ПЗУ працює у режимах збереження і считывания.

Функціональні можливості ОЗУ ширше, ніж ПЗУ: ОЗУ може працювати у ролі ПЗУ, т. е. як багаторазового зчитування одноразово записаній інформації, а ПЗУ як ОЗУ використано не може, бо дозволяє своєю практикою змінити, занесену до нього інформацію. Під час перебування чергу, ПЗУ має перевагою перед ОЗУ в властивості зберігати інформацію при збої і відключенні харчування. Це властивість одержало назву енергонезалежність. Оперативне ЗУ є энергозависимым, оскільки інформація, записаний у ОЗУ, втрачається при збої питания.

Для мікросхем пам’яті, випущених вітчизняної промисловістю, характерні широка номенклатура типів, значне, розмаїтість варіантів конструктивно-технологического виконання, великий діапазон функціональних характеристик і значень електричних параметрів, істотні розбіжності в режимах праці та в західних областях применения.

Мікросхеми пам’яті виготовляють по напівпровідникової технології на основі кремнію з високим рівнем інтеграції компонентів на кристалі, що визначає їх належність до великим інтегральним схемами (БІС). Конструктивно БІС «пам'яті є напівпровідниковий кристал з площею кілька десятків квадратних міліметрів, укладений у корпус.

Мікросхеми пам’яті для побудови блоку пам’яті мікропроцесорної системи вибирають, виходячи з таких даних: необхідна інформаційна ємність і організація пам’яті, швидкодія (час циклу звернення для записи чи зчитування), тип магістралі (інтерфейсу), характеристики ліній магістралі (нагрузочная здатність по току і ємності, вимоги до пристроям виводу-введення-висновку подключаемых вузлів та інших.), вимоги до енергоспоживанню, необхідність забезпечення енергонезалежності, умови експлуатації, конструктивні требования.

3. Опис засад роботи розроблюваних блоков.

У разрабатываемом блоці пам’ять підключена до микропроцессору (МП) у вигляді трьох шин: шини даних (ШД), шини адреси (ША) і шини управління. При зверненні до пам’яті МП виставляє по ША адресу осередки пам’яті (ЯП), а, по ШУ — сигнал MEMRD в циклі читання пам’яті чи MEMWR в циклі записи (рис. 3.1). І ці сигнали управління активно низькі і водночас ніколи неможливо знайти активними. У циклі читання інформація передається по ШД з пам’яті в МП, а циклі записи — з МП залишилася в пам’ять. Якщо до пам’яті звернення немає, що його виходи відключено від ШД. Описаний алгоритм роботи пам’яті реалізовується схемою управління, що входить у склад розроблюваного блоку. [pic].

Пам’ять МШС включає у собі ПЗУ, призначене для зберігання програм, різних констант, табличных даних, і т.д., і ОЗУ, яке використовується для зберігання проміжних даних, і масивів даних, вступників з зовнішніх пристроїв, організації стековой пам’яті тощо. Область адрес ЯП ПЗУ лежить починаючи з нульового до максимального, що визначається інформаційним обсягом цього вузла, за якими розташовуються адреси ЯП ОЗУ.

У такий спосіб склад розроблюваного блоку пам’яті входить блок ПЗУ, блок ОЗУ і схема управления.

3.1. Розробка електричних схем блоків ПЗУ і ОЗУ.

Задані мікросхеми ПЗУ К556РТ20 і ОЗУ К132РУ9А мають обсяг 1К*8 і 1К*4 соответственно.

Для збільшення «ширини» вибірки необхідно об'єднати відповідні адресні входи і входи управління мікросхем пам’яті. З сказаного слід, що з мікросхем ПЗУ, збільшення «ширини» вибірки непотрібен, а ОЗУ потрібно об'єднати 2 микросхемы.

Для збільшення інформаційної ёмкости об'єднуємо відповідні входи й формує відповідні виходи для ПЗУ — 20 мікросхем, а ОЗУ — 20 мікросхеми. Одержимо інформаційну ёмкость відповідно 20К*8 і 10К*8.

Для зменшення емкостной навантаження системної шини внутрішні шини адреси — й даних блоків підключаємо до неї через буферні формирователи побудовані на мікросхемах К1554АП6. Причому разобьём БП на дві складові частини: блок ПЗУ та Блок ОЗУ. Входи і виходи цих блоків підключимо до найрізноманітніших буферным формирователям.

Складемо карту пам’яті заданого устройства:

|А14 |А13 |А12 |А11 |А10 |А9 |А8 |А7 |А6 |А5 |А4 |А3 |А2 |А1 |А0 |Вузол | |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |ПЗУ | |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |ПЗУ | |1 |0 |0 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |ПЗУ | |1 |0 |1 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |ОЗУ | |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |Х |ОЗУ | |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |1 |ОЗУ |.

Для адресації розроблюваного БП можна використовувати чотири дешифратора 1554ИД7 (у яких організацію 3*8). Старші розряди адрес йдуть на подачі сигналів на входи дозволу дешифраторов.

3.2. Розробка селектора адреса.

Оскільки вибір між блоками ПЗУ і ОЗУ здійснюється розрядами адреси (А12(А14), використовуватимемо ці адреси для синтезування схеми селектора адреса.

Синтезуємо схему селектора адреси з допомогою карт Карно.

|А14 |А13 |А12 |F | |З |B |A | | |0 |0 |0 |0 | |0 |0 |1 |0 | |0 |1 |0 |0 | |0 |1 |1 |0 | |1 |0 |0 |0 | |1 |0 |1 |1 | |1 |1 |0 |1 | |1 |1 |1 |1 |.

F=CA+CB=CA+CB=CA (CB.

Для управління роботою селектора адреси використовуємо сигнали [pic] і [pic], оскільки певний блок вибирається низькому рівні сигналу. Селектор адреси виробляє сигнали AS0 і AS1, при зверненні до ПЗУ і ОЗУ, відповідно. У цьому обидва цих сигналу активно низькі. Сигнали AS0 чи AS1 тільки тоді ми вибиратимуть одне із блоків пам’яті, коли один сигналів MEMWR чи MEMRD буде активним низьким. Якщо ж обидва сигналу будуть активно високими, то це завжди буде забороною звернення до памяти.

3.3. Тимчасова діаграма роботи БП.

A.

CS.

RD.

D.

tA — час установки адреси tp1 — час зчитування (40 нс для 556РТ20); tH1 — час утримання адреса.

4. Розрахунок електричних параметрів блоку пам’яті. Максимально допустима кількість объединяемых входів КI мікросхем пам’яті визначимо речей, що сумарні струми навантаження для високої професійності і низького рівнів сигналу і емкостная навантаження нічого не винні перевищувати значень, допустимих для виходу буферного каскаду, що у даної ланцюга: [pic], де IOH, IOL, COL — максимально допустимі значення струмів навантаження високої професійності і низького рівнів і ємності навантаження буферного елемента, IIH,.

IIL, CI — вхідні струми високої професійності і низького рівнів і ємність входів, РМ — ємність монтажа.

KIПЗУ=min (76*10−3/0.25*10−3;81*10−3/40*10−6;500−20/15)=32.

KОЗУ=min (76*10−3/0.2*10−3;81*10−¾*10−6;500−20/10)=48.

Так як ми використовується 20 мікросхем, то умова выполняется.

Визначаємо максимально допустима кількість объединяемых виходів КЗ [pic], де CLMAX — максимально допустима ємність навантаження виходу, CO — ємність виходу, З I, NIN — ємність і кількість входів, підключених до цього виходу, CM — ємність монтажу. 200СLMAXПЗУ>=8(20−1)+15*1+20=187 200СLMAXОЗУ>=7(20−1)+15*1+20=168 З розрахунку видно що з буферизации ШД буде достатньо однієї МС буфера К1554АП6 як ПЗУ так ОЗУ.

При розрахунку динамічних параметрів розробленого блоку пам’яті врахуємо те що, що часи затримок поширення сигналу, вказані для ємності навантаження CL = 50 пФ. Скоригуємо значення часів затримок поширення сигналів у велику бік з розрахунку: — 0.07 нс/пФ.

tОЗУ=16+10+(60+118*0,07)+13=107,26 нс (як записи) tОЗУ=16+10+(60+118*0,07)+13=107,26 нс (як зчитування) tПЗУ=16+10+(40+137*0,07)+13=112,39 нс.

Потужність, споживана блоком пам’яті, (PCC) окреслюється сума середніх потужностей, споживаних мікросхемами пам’яті й логіки, у яких реалізовані схеми управління. PЛОГ =2PАП6+4PИД7+PЛП5+PЛН1 PЛОГ =2*80*10−6*5+4*80*10−6*5+40*10−6*5+40*10−6*5=2,8мВт Для режиму зберігання одержимо: PCCXP=PXPПЗУ*NПЗУ+ PXPОЗУ*NОЗУ+ PЛОГ PCCXP=900*20+250*20+2,8=23Вт.

При розрахунку потужності, споживаної мікросхемами пам’яті як звернення, врахуємо те що, що у активному режимі перебувають БІС лише одну обраного шпальти матриці пам’яті, проте інші БІС пам’яті переведені у енергозберігаючий режим. «Найгірший» випадок коли звернення відбувається до блоку ОЗУ. Тоді при цьому режиму роботи блоку пам’яті маємо: PCCO=PXPПЗУ *NОЗУХР + PXРОЗУ NОЗУХР + PОЗУОБР *NОЗУОБР+PЛОГ PCCO =20*900+18*250+2*900+2.8=23.4Вт.

ГРАФІЧНА ЧАСТЬ.

1. Функціональна схема блоку памяти.

Литература

Ермаков А. Є., Єрмакова О. П. Завдання курсову роботи з методичними вказівками з дисципліни «Схемотехника» /РГОТУПС. -М.:

1999. -10 с.

Ермаков А. Є., Схемотехника ЕОМ. Навчальний посібник. -М.: РГОТУПС, 1997.

— 352 с.

Применение мікросхем пам’яті в електронних пристроях: Довідник/ О.

М. ЛебедєвМ.: Радіо і зв’язок, 1994. -216 с.

Шило У. Л. Популярні цифрові мікросхеми: Довідник. — Ч.:

Металургія 1989. — 352 с.

Петровский І. І., Прибыльский А. У., Логічні ІВ КР1533, КР1554: /.

Довідник. — М.: БІНОМ, 1993. ———————————- Рис. 3.1 Тимчасова діаграма роботи блоку памяти.

[pic].

Временная діаграма роботи блоку пам’яті як считывания.

tA.

tp1.

tH1.