Синтез логічних схем для збереження і переробки информации

Міністерство народної освіти та науки.

Коледж іноземної мов і журналіста міжнародного бизнеса.

Університет іноземної мов і журналіста міжнародного бизнеса.

По курсу: Елементи і прилади обчислювальної техники.

Тема: Синтез логічних схем для збереження і переробки информации.

Выполнил: Сергєєв Олександр Владимирович.

Грн. 989.

Проверил:

Кишинів 2000.

1. Синтез реверсивного десятиразрядного регістру зсуву однією позицию.

Використовувати тригери типу D. При зсуві вправо в крайній розряд завантажувати единицу.

2. Синтез асинхронного двоичного счётчика, виконує прямий рахунок, з модулем рахунку рівним 26, використовуючи тригери типу D.

3. Синтез синхронного двоичного счётчика, виконує зворотний рахунок, з модулем рахунку рівним 14, використовуючи тригери типу JK і логіку И-НЕ.

4. Синтез послідовного восьмирозрядного сумматора.

Задача№ 1… …2.

Задача№ 2… …5.

Задача№ 3… …6.

Задача№ 4… …8.

Задача№ 1.

Синтез реверсивного регістру зсуву. Регістр на 10 розрядів. Використовувати тригери типу D.

Решение Регистры є вузли цифрових систем, призначені для запису і зберігання двійкових кодів. Наприклад: Якщо потрібно скласти два числа Проте й У, то необхідна їх попередня запис удвічі регистра.

А В.

Clk Рг. А Clk Рг. В.

Т. до. Схема регістру мала зберегти двоичные цифри, а тригер призначений для запису і зберігання 0 чи 1, то схема регістру повинна містити стільки тригерів, скільки двійкових цифр необхідно зберігати. Зазвичай регістри будують, використовуючи тригери типу D.

Q.

D T.

Clk З Q.

Як приклад уявімо структуру регістру, покликаного забезпечити запису і зберігання 4-ёх розрядних двійкових чисел.

A3 Q3 A2 Q2 A1 Q1 A0 Q0.

D T D T.

D T D T.

Clk З C.

З C.

Q3 Q2 Q1 Q0.

В представленої схемою виходи Q3, Q2, Q1, Q0 прямі виходами регістру, тоді як необов’язкові виходи Q3, Q2, Q1, Q0 є инверсными виходами регистра.

Найчастіше в цифрових системах використовується операція зсуву. Маємо 1 100 111, тоді зрушення вліво выглядит:

0 1 1 0 0 1 1 1.

0 1 1 0 0 1 1 1.

Вліво Вправо.

1 1 0 0 1 1 1 0.

0 0 1 1 0 0 1 1.

Для реалізацій операцій зсуву влево/вправо можна використовувати або мультиплексори, або регістри. Регістр, здатний зрушувати дані в обох напрямах, називається реверсивним сдвигающим регістром (РСР).

Синтез РСР.

Выполним синтез РСР на триггерах типу D.

1) Складемо таблицю, у якій відіб'ємо поточне й таке стан кожного з тригерів регістру. У цьому будемо думати, що регістр 3- ёх розрядний. Оскільки регістр повинен зрушувати або вліво, або вправо, то цієї таблиці рухається у окремому стовпці записувати значення спеціального управляючого сигналу SL/R. З іншого боку, таблиця міститиме значення, потрібно подавати на входи D кожного з тригерів під час переходу від того плинного стану в таке состояние.

|SL/R |t |t+1 |D2 |D1 |D0 | |0 |0 |0 |* | |0 |1 |1 |* | |1 |0 |* |1 | |1 |1 |* |0 |.

Для счётчика з до = 14 таблиця переходів виглядатиме наступним образом:

Логическая схема ПОДС в базисі И-ИЛИ-НЕ виглядатиме так: [pic].

У випадку слід складати n-разрядные двоичные числа. Для складання таких чисел слід узяти n ПОДС.

Структура n-разрядного двоичного сумматора називається сумматором з послідовним розподілом переноса.

Перевагою такого сумматора є простота і низька вартість схеми. Недоліком є його низька швидкодія, тобто велике час підсумовування двійкових чисел.

Легко помітити, що час підсумовування двійкових чисел такому сумматоре зростає зростанням розрядності складываемых чисел.

Якщо потрібно швидке підсумовування двійкових чисел незалежно від своїх розрядності, використовують схему сумматора, у якій реалізується так званий прискорений перенесення. У цьому сумматоре, поруч із одноразрядными двоичными сумматорами, використовується спеціальна схема прискореного перенесення. У цьому одноразрядные сумматоры складають двоичные цифри вихідних чисел з урахуванням переносів вироблюваних схемою прискореного перенесення. Оскільки таку схему обчислює все перенесення одночасно (паралельно), то, при підсумовуванні чисел годі й говорити чекати послідовної генерації необхідних переносов.

На базі отриманої схеми одноразрядного двоичного сумматора можна побудувати поставлене акумулятор. Заодно слід здійснювати завантаження двох восьмирозрядних чисел, і навіть зрушення результату вправо.

Отже схема заданого сумматора виглядатиме наступним чином: [pic].