Архітектура комутатора з загальною шиною
Кадр повинен передаватися по шині невеликими частинами, по декілька байт, щоб передача кадрів між декількома портами відбувалася в псевдопаралельному режимі, не вносячи затримок у передачу кадру в цілому. Вхідний блок процесора поміщає в комірку, прийнятний по шині, тег, у якому вказує номер порту призначення. Кожен вихідний блок процесора порту містить фільтр тегів, що вибирає теги, призначені… Читати ще >
Архітектура комутатора з загальною шиною (реферат, курсова, диплом, контрольна)
Кадр повинен передаватися по шині невеликими частинами, по декілька байт, щоб передача кадрів між декількома портами відбувалася в псевдопаралельному режимі, не вносячи затримок у передачу кадру в цілому. Вхідний блок процесора поміщає в комірку, прийнятний по шині, тег, у якому вказує номер порту призначення. Кожен вихідний блок процесора порту містить фільтр тегів, що вибирає теги, призначені даному порту. Шина, так само як і комутаційна матриця, не може здійснювати проміжну буферизацію, але тому що дані кадру розбиваються на невеликі комірки, то затримок з початковим очікуванням доступності вихідного порту в такій схемі немає - тут працює принцип комутації пакетів, а не каналів.
Третя базова архітектура взаємодії портів — двовхідна поділювана пам’ять.
Архітектура поділюваної пам’яті
Вхідні блоки процесорів портів з'єднуються з входом перемикачем, що, поділяє пам’ять, а вихідні блоки цих же процесорів з'єднуються перемикачем з виходом цієї пам’яті. Перемиканням входу й виходу поділюваної пам’яті управляє менеджер черг вихідних портів. У поділюваній пам’яті менеджер організує кілька черг даних, по одній для кожного вихідного порту. Вхідні блоки процесорів передають менеджерові портів запити на запис даних у чергу того порту, що відповідає адресі призначення пакета. Менеджер по черзі підключає вхід пам’яті до одному із вхідних блоків процесорів і той переписує частину даних кадру в чергу певного вихідного порту. По мірі заповнення черг менеджер робить також почергове підключення виходу поділюваної пам’яті до вихідних блоків процесорів портів, і дані із черги листуються у вихідний буфер процесора.
Комбіновані комутатори. У кожної з описаної архітектури є свої переваги й недоліки, тому часто в складних комутаторах ці архітектури застосовуються в комбінації одна з одною.