Развитие архітектури материнських плат для PC

Державного комітету Російської Федерації за найвищим образованию.

МОСКОВСЬКИЙ ДЕРЖАВНИЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ.

(технічний университет).

кафедра № 12.

Реферат.

«Розвиток архітектури материнських плат для PC».

Студент Бистров Дмитрий.

Група К9−04.

Москва 1996.

1. Запровадження 3 2. Материнська плата 4.

3. Мікропроцесори 4.

4. Шини 6.

5. ISA 9.

6. EISA 9.

7. VESA 10.

8. PCI 10 9. Пам’ять 11 10. Укладання 18 11. Література 19 12. Додаток 20.

Наприкінці ХХ століття неможливо уявити собі життя без персонального комп’ютера. Комп’ютер міцно увійшов у наше життя ставши головним помічником людини. Сьогодні у світі безліч комп’ютерів різних фірм, різних груп складності, призначення і поколінь. У цьому рефераті ми розглянемо персональні комп’ютери (Personal Computer чи просто PC), а точніше пам’ятати історію та подальші тенденції розвитку материнських плат для PC. Основний частиною будь-який комп’ютерної системи є материнська плата з головним процесором і підтримують його мікросхемами. Функціонально материнську плату можна описати по-різному. Інколи таке плата утримує усю схему комп’ютера (одноплатные). На противагу одноплатным, в шиноориентированых комп’ютерах системна плата реалізує схему мінімальної конфігурації, інші функції реалізуються з допомогою численних додаткових плат. Усі компоненти з'єднуються шиною. У системної платі немає видеоадаптера, деяких видів пам’яті і зв’язку з додатковими пристроями. Ці устрою (плати розширення) додаються до системної платі шляхом приєднання до шині розширення, що є частиною системної плати. Перша материнська плата розробили фірмою IBM, і показана серпні 1981 року (PC-1). У1983 року з’явився комп’ютер із збільшеною системної платою (PC-2). Максимум, що могла підтримувати PC-1 без використання плат розширення- 64К пам’яті. PC-2 мала вже 256К, але це найбільш істотну різницю полягала у програмуванні двох плат. Системна плата PC-1 не могла без коригування підтримувати найпотужніші устрою розширення, як-от жорсткий диск і поліпшені видеоадаптеры.

Материнська плата.

Материнська плата — це комплекс різних пристроїв підтримуючий роботу системи загалом. Обов’язковими атрибутами материнської плати є базовий процесор, оперативна пам’ять, системний BIOS, контролер клавіатури, рознімання розширення. За розмірами материнські плати у випадку можна розділити втричі групи. Раніше все материнські плати мали розміри 8,5/11 дюймів. У XT розміри збільшилися на 1 дюйм в AT розміри зросли ще більше. Часто можна говорити про «зелених» платах (green mothrboard). Зараз випускаються лише плати. Дані системні плати дозволяють реалізувати кілька економічних режимів енергоспоживання (зокрема, так званий «sleep», у якому відключається харчування від компонентів комп’ютера, які у цей час ж не працюють). Американське агентство захисту довкілля (EPA) зосередила свою увагу зменшенні споживання енергії комп’ютерними системами. Устаткування, що задовольнить її (EPA) вимогам має загалом (як холостого ходу) споживати трохи більше 30Вт, не використовувати токсичні матеріали і допускати 100% утилізацію. Оскільки сучасні мікропроцесори використовують напруга харчування 3,3−4 В, але в плату подається 5 В, на системних платах монтують перетворювачі напряжение.

Мікропроцесори Архітектура материнської плати безпосередньо залежить від зовнішньої архітектури мікропроцесора. У 1976 року фірма Intel початку посилено працювати над мікропроцесором 8086. Розмір його регістрів проти 8080 збільшили вдвічі, що підвищило його продуктивність удесятеро. З іншого боку розмір інформаційних шин збільшили до 16 розрядів, що дозволило збільшити швидкість передачі на мікропроцесор і із нього два разу. Розмір його адресної шини також був істотно збільшений — до 20 біт. Це й дозволило 86-му прямо контролювати 1 М оперативної пам’яті. У 1982 року Intel створила процесор 80 286. Замість 20-разрядной адресної шини 8088/8086, 80 286 мав 24-разрядную шину. Ці додаткові 4 розряду давали можливість збільшити максимум адресуемой пам’яті до 16 М. Intel 80 386 було створено 1985 року. Зі збільшенням шини даних до 32 біт, число адресних ліній також було збільшено до 32. Саме собою це розширення дозволило микpопpоцессоpу прямо звертатися до 4Гб фізичної пам’яті. З іншого боку міг працювати із 16-го трильйонами байт віртуальної пам’яті. Існує модифікація процесора Intel80386 — 386SX. Головне відмінність його від 80 386 це 16-битный вход/выход шини даних. Як наслідок його внутрішні регістри заповнюються удвічі кроку. Усі процесори сімейства 486 мають 32-разрядную архітектуру, внутрішню кеш-пам'ять 8 Кб (у DX4 — 16 КВ). Моделі SX немає вмонтованого співпроцесора, він було винесено на плату. Моделі DX2 реалізують механізм внутрішнього подвоєння частоти (наприклад, процесор 486DX2−66 встановлюється на 33-мегагерцовую системну плату), що дозволяє підняти швидкодія практично вдвічі, позаяк ефективність кэширования внутрішньої кешпам’яті становить близько 90 відсотків. Процесорам сімейства DX4 486DX4−75 і 486DX4−100 призначені для установки на 25-ти і 33-мегагерцовые плати. Створені у середині 1989 і 1995 року процесори Pentium і Pentium Pro значно відрізнялися за своєю архітектурою від своїх проедшественников. У основу архітектури було покладено суперскалярная архітектура, що й дала нагоду отримати п’ятикратне отримання продуктивності Pentium по порівнянню з моделлю 80 486. Хоча Pentium проектувався як 32-разрядный, для зв’язки Польщі з осталными компонентами системи використовувалася зовнішня 64- разрядная шина.

|Процессор |Розрядність шини |Робоча частота, | | |даних |МГц | |i4004 |4 |0.75 | |i8008 |8 |0.8 | |i8080 |8 |2 | |i8086 |16 |5; 8; 10 | |i8088 |16 |5; 8 | |i80286 |16 |8; 10; 12; 16 | |i80386 DX |32 |20; 25; 33; 40 | |i80386 SX |16 |20; 25; 33 | |i80486 DX |32 |25; 33; 50; 66;75;100;120 | |i80486 SX |32 |16; 20; 25; 33 | |Pentium |32 |60; 66; 75; 90; 100; 120; 133; | | | |166; 200 | |Pentium Pro |32 |166; 180; 200 |.

Шини Шина — це канал пересилки даних, використовуваний спільно різними блоками системи. Інформація передається по шині як груп бітов. До складу шини кожному за біта слова то, можливо передбачена окрема лінія (паралельна шина), або всі біти слова можуть послідовно у часі використовувати одну лінію (послідовна шина). На малюнку показано типове підключення пристроїв до шині данных.

[pic].

Шина із трьома станами Три стан на шині - це стану високого рівня, низького рівня життя та 3- неї. 3-ее стан дозволяє влаштуванню чи процесору відключитися від шини і проводити рівні, встановлювані на шині іншими пристроями чи процесорами. Отже, лише одна пристрій є головним на шині. Керуюча логіка активізує у кожний конкретний момент лише одна пристрій, яке ставати провідним. Коли пристрій активізовано, воно поміщає є дані на шину, все-таки інші потенційні провідні перетворюються на пасивне стан. До шині то, можливо включено багато прийомних пристроїв. Поєднання управляючих і адресних сигналів, визначає кому саме призначаються дані на шині. Керуюча логіка збуджує спеціальні стробирующие сигнали, аби вказати одержувачу коли йому слід сприймати дані. Одержувачі і відправники може бути односпрямованими і двунаправленными. На малюнку показані двунаправленные отправители/получатели, підключені шине.

[pic].

Шинна організація отримала стала вельми поширеною, що у цьому цьому випадку всі устрою використовують єдиний протокол поєднання модулів центральних процесорів і пристроїв ввода/вывода з допомогою трьох шин. Поєднання з центральним процесором здійснюється з допомогою трьох шин: шини даних, шини адрес і шини управління. Шина даних служить для пересилки даних між ЦП і пам’яттю чи ЦП і пристроями ввода/вывода. Ці дані можуть становити як команди ЦП, і інформацію, яку ЦП надсилає у порти ввода/вывода чи приймає звідти. У МП 8088 шина даних має ширину 8 розрядів. У МП 8086, 80 186, 80 286 ширина шини даних 16 розрядів; в МП 80 386,80486,Pentium і Pentium Pro — 32 розряду. Шина адрес використовується ЦП для вибору необхідної осередки пам’яті чи устрою ввода/вывода шляхом установки на шині конкретного адреси, відповідного одній з осередків пам’яті чи однієї з елементів ввода/вывода, входять до системи. По шині управління передаються управляючі сигнали, призначені пам’яті і пристроям ввода/вывода. Магістральна організація припускає наявність управляючого модуля. Основне призначення цього модуля — організація передачі слова між двома іншими модулями. Операція на системної магістралі починається сіло, що управляючий модуль встановлює на шині кодове слово модуля — відправника і активізує лінію строба відправника. Це дозволяє модулю, кодове слово якого встановлено на шині, зрозуміти, що якого є відправником. Потім управляючий модуль встановлює на кодове слово модуля — одержувача і активізує лінію строба одержувача. Це дозволяє модулю, кодове слово якого встановлено на шині, зрозуміти, що якого є одержувачем. Після цього управляючий модуль збуджує лінію строба даних, в результаті чого вміст регістру відправника пересилається в регістр одержувача. Цей крок пояснюють може бути повторений будь-яке число раз, якщо потрібно передати багато слів. Дані пересилаються від відправника одержувачу у відповідь імпульс, збуджуваний управляючим модулем на відповідної лінії строба. У цьому передбачається, що на момент появи імпульсу строба в модулі - відправника дані підготовлені до передавання, а модуль — одержувач готовий прийняти дані. Така передача даних називається синхронної (синхронизированной). Процеси на магістралях можуть мати асинхронний характер. Передачу даних від відправника одержувачу можна координувати з допомогою ліній стану, сигнали у яких відбивають умови роботи обох модулів. Як лише модуль призначається відправником, він швидко приймає контроль над лінією готовності відправника, сигналізуючи з її допомогою про готовність приймати дані. Модуль, призначений одержувачем, контролює лінію готовності одержувача, сигналізуючи з її допомогою про готовність приймати дані. При передачі даних мають дотримуватися дві умови. По-перше, передача здійснюється лише тому випадку, якщо одержувач і відправник сигналізують про готовність. По-друге, кожне слово має передаватися одного разу. Задля більшої цих умов передбачається певна послідовність дій при передачі. Ця послідовність називається протоколу. Відповідно до протоколом відправник, підготувавши нове слово, інформує звідси одержувача. Одержувач, прийнявши чергове слово, інформує звідси відправника. Стан ліній готовності будь-якої миті часу визначає дії, які повинні робити обидва модуля. Кожен крок у передачі даних від частині системи в іншу називається циклом магістралі (чи часто машинним циклом). Частота цих циклів визначається тактовими сигналами ЦП. Тривалість циклу магістралі пов’язана із частотою тактових сигналів. Першої системної, розробленої для комп’ютерів PC/XT, основу яких лежали мікропроцесори, була шина PC/XT-bus. Вона стала 8-и розрядної, та її контролер забезпечував роботу в чистоті мікропроцесора (4,77мгц). З появою машин типу PC/AT, використовують 16-и розрядні мікропроцесори 80 286, та і 80 386 (версія SX), було створено шина PC/AT-bus. У зв’язку з зростанням тактовою частоти мікропроцесорів до 12−16 МГц контролер виконував її розподіл навпіл задля забезпечення прийнятною тактовою частоти роботи шины.

ISA На базі цих двох шин розробили міжнародний стандарт ISA (Industry Standard Architecture), широко який використовується у сприйнятті сучасних комп’ютерах. Типова тактова частота — 8 МГц. Розподіл частоти залишається функцією контролерів системних шин, але, оскільки сталося подальше збільшення тактовою частоти мікропроцесори до 25,33 і 50 МГц, коефіцієнт розподілу був збільшений. Окрім збільшення розрядності збільшилася кількість переривань (IRQ) і каналів прямого доступу на згадку про (DMA) (в ISA 15 і аналогічних сім відповідно), і навіть функціональних і діагностичних можливостей. У водночас зберігалася наступність системних шин, зокрема лише на рівні контактів разьемов. Завдяки цьому нових системах можна використовувати розроблені раніше контролери й карти. Теоретична пропускна здатність шини — 16 Мбайт/с, практично вона нижче оскільки обмін даними по шині виробляється упродовж трьох такту роботи процесора. Для слотів розширення на материнської платі комп’ютерів з шиною ISA-16 встановлюється стандартна пара разьемов (чи один здвоєний розняття) із кількістю контактів 62+36, але в шині ISA-8 встановлюється рознімання з 64-контактами.

EISA З появою 32-разрядных мікропроцесорів 80 386 (версія DX) фірмами Compaq, NEC та низку інших було створено 32-разрядная шина EISA (Extended ISA), повністю сумісна з ISA. Наступність EISA з ISA забезпечується використанням «двоповерхового» розняття. Перший «поверх" — стандартна шина ISA, що дозволяє вживати ISA контролери й карти, розроблені як ISA-16, так навіть для ISA-8. Шина EISA дозволяє автоматично виробляти конфігурацію і арбітраж запитів обслуговування (bus mastering), що вигідно її відрізняє від шини ISA.

VESA Локальної шиною (local bus) зазвичай називається шина, електрично що виходить безпосередньо на контакти мікропроцесора, тобто. це шина процесора. Вона зазвичай об'єднує процесор, пам’ять, схеми буферизации для системної шини і його контролер, і навіть деяких інших допоміжні схеми. А роботи з створенню локальної шини велися різними фірмами паралельно, але наприкінці кінців було створено асоціація стандартів відео устаткування — Video Equipment Standard Association (VESA). Перша специфікація на стандарт локальної шини з’явилася 1992 року. Багато було запозичили з архітектури локальної шини 80 486. Були разработанны лише новий протокол обробки сигналів і топологія разьемов. Достоїнствами VLB є висока швидкість обміну інформації (шина може працювати у системі з процесором 80486DX-50). Але постає залежність від частоти роботи процесора (конструювання плат із широкою частотним діапазоном). Електрична навантаження Демшевського не дозволяє підключати більше трьох плат. З іншого боку, VLB не розрахована використання з процесорами, які прийшли зміну 486-му чи паралельно існуючими із нею: Alpha, PowerPC та інших. Тому з середині 1993 року з асоціації VESA вийшов ряд виробників на чолі з Intel. Ці фірми створили спеціальну групу для розробки нового альтернативного стандарту, названу Peripheral Component Interconnect (PCI).

PCI Розробка шини і виробництво відповідних компонентів зайняли більше часу, ніж для VLB, і перші системи з шиною PCI з’явилися рік через. У принципі шина PCI перестав бути локальної, а належить до класу mezzanine bus, бо має між собою і злочини локальної шиною процесора спеціальний вузол — согласующий міст. У цьому стандарт PCI передбачає використання контролера, що піклується про розмежування управляючих сигналів шини і процесора та здійснює арбітраж по шині PCI, і навіть акселератор. Це шину процессорно незалежної. Стандарт PCI передбачає кілька радикальних способів підвищення пропускної здібності. Одне з них — блокова передача послідовних даних (наприклад графіка, дискові файли), що ні вимагає часу на установку адреси кожного елемента. Понад те, акселератор може накопичувати інформацію в буферах, що забезпечує одночасний з читанням даних із пам’яті блоковий обмін з периферійним пристроєм. Інший спосіб прискорення передачі — мультиплексування — передбачає передачу послідовних даних із адресним лініях, що удваевает пропускну спроможність шини. Шина PCI використовує установку переривань за рівнем, що робить її надійнішою та привабливою (на відміну VLB). Ще один відмінність — PCI дбає про 33 МГц, незалежно то частоти процесора. Теоретично пропускну здатність шини 132 Мбайт/с. Реальна ж пропускну здатність трохи більше половини від теоретичної. Стандарт PCI передбачає і 64-разрядную версію. Для 32-разрядной шини PCI використовується 124-контактный розняття, причому у ньому передбачені ключі і контакти, призначені з оцінки який буде необхідний роботи плати розширення напруги харчування (5 В чи 3,3В).

Тактовий генератор Більшість логічних елементів комп’ютера разработанно в такий спосіб, що вони мають працювати одночасно, тобто за певним тактовым сигналам.

Контролер переривань У перших комп’ютерах використовувалася мікросхема контролера переривань i8259, має 8 входів для сигналів переривань. У IBM PC/AT восьми ліній переривань стало замало і кількість було збільшено до 15, шляхом каскадного включення двох мікросхем контролерів прерываний.

Память.

Усім комп’ютерів потрібно пам’ять кількох видів. Уся пам’ять ділиться на внутрішню й зовнішню. У комп’ютерних системах роботу з пам’яттю полягає в дуже простих концепціях — це зберігати один біт інформації те щоб і потім міг стати витягнутий звідти. Нині широкого розповсюдження набули устрою динамічної пам’яті що базуються на здібності зберігати електричний заряд (конденсатори). З першого погляду конденсатор не задовольняє основному вимозі пристроїв пам’яті. Він здатний зберігати заряд в перебігу тривалого проміжку часу, але дозволяє робити це у перебігу кількох мілісекунд, що предосить, щоб використовувати це у електроніці. Упродовж цього терміну спеціальні ланцюга комп’ютера забезпечують підзарядку конденсатора, тобто відновлення інформації. Через безперервності цього процесу така пам’ять називається динамічної. У середовищі сучасних персональні комп’ютери динамічна пам’ять реалізується на базі спеціальних ланцюгів провідників, котрі замінили звичайні конденсатори. Багато таких ланцюгів об'єднують у корпусі одного динамічного чіпа. Проте подібно пам’яті на конденсаторах, вона повинна переважно постійно освіжатися. Тоді як динамічна пам’ять, отримавши заряд електрики утримує його, так звана статична пам’ять, дозволяє потоку електронів циркулювати по ланцюга. Прикладываемое напруга може змінитися собі напрямок руху електронів. При цьому існує лише 2 напрями руху потоку, що дозволяє вживати дані ланцюзі у ролі елементів пам’яті. Статична пам’ять працює на кшталт вимикача, який переключає напрям електронного потоку. Крім оперативної пам’яті є й стала память (ПЗУ). Її головна відмінність від ОЗУ — неможливість своєю практикою змінити стан осередків ПЗУ. Натомість і це пам’ять ділиться на постійну і репрограммируемую. Принципи її функціонування зрозумілі з назви. Еволюція мікросхем ОЗУ впритул пов’язані з еволюцією персональних комп’ютерів. Для успіху настільних комп’ютерів були потрібні мініатюрні чіпи ОЗУ. У міру збільшення ємності пам’яті ціна стрибкоподібно зростала, але потім постійно зменшувалася принаймні відпрацювання технологій і збільшення обсягів виробництва. Перші PC реалізовувалися на стандартних RAM-чипах по 16 Кбит. Кожному битку відповідав свій власна адреса. Десь близько року відрекомендувавши XT з’явилося ОЗУ з більшими на можливостями і що ефективніше з погляду його ціни. Хоча нові мікросхеми могли вміщати по 64 Кбит, вона були ніж 4 по 16 Кбит. Системна плата PC була з урахуванням використання нових мікросхем пам’яті. Кілька років тому 64 Кбитные чіпи стали настільки поширені, що став дешевші, ніж 16 Кбитные мікросхеми. До 1984 року був зроблений ще крок до збільшення обсягу пам’яті щодо одного корпусі - з’явилися 256 — Кбитные мікросхеми. І RAM чіпи цього номіналу було встановлено на перших AT. Тепер же мікросхеми у вісім і 16 Мбайт стали звичним явищем. PC мав досить просту архітектуру пам’яті, по крайнього заходу, якби неї дивитися тепер із висоти останніх досягнень комп’ютерної індустрії. Пам’ять PC було представлено одним блоком, коли кожен байт був доступний за вказівкою його адреси. Мікросхеми пам’яті було розбито на 9 банків, використовують в ранніх PC 16- Кбитные, та був і 64-Кбитные мікросхеми. Вісім мікросхем виділяли по одному битку в організацію кожного байта пам’яті, дев’ята мікросхема використовувалася як контрольного біта парності. Коли мікропроцесор 80 286 використовують в AT та його аналоги, проблему улаштуванням архітектури пам’яті. Звичайні мікросхеми пам’яті було неможливо працювати у такому швидкому темпі, у якому працював мікропроцесор. Тому довелося застосовувати статус очікування, у разі коли процесор вимагав інформацію з пам’яті, тобто микропроцессору доводилося зависати на один-два такту, що дозволяло пам’яті обробити запит. Динамічні мікросхеми пам’яті маркеруются спеціальним числом, що говорять про їхнє швидкісних можливостях. Зазначене на корпусі число відбиває час доступу в наносекундах без останнього нуля. Час доступу перестав бути, проте, єдиною чи найважливішою характеристикою мікросхем пам’яті. Більше значимо такого поняття, як час циклу, яке говорить у тому, як швидко можна провести повторне звернення. У динамічних мікросхемах цей час більше часу доступу, в статичних чіпах ці часи рівні, що свідчить про більш швидкісних режимах останніх. Щоб справитися з обмеженням за швидкістю, було використано спеціальні рішення з організації пам’яті. Найбільш найпростіше з них використання звичайній архітектури із необхідним числом циклів очікування. Хороша альтернатива попередньому методу — використання кеш-пам'яті, що дасть можливість уникнути повного заповнення всієї машини швидкої RAM пам’яттю. Зазвичай програма використовує пам’ять який або обмеженою області. Зберігаючи важливу інформацію в кеш-пам'яті, роботу з якої дозволяє процесору обходитися без будь-яких циклів очікування. Не всяка кеш-пам'ять рівнозначна. Важливе значення має те що, як багато інформації може містити кеш-пам'ять. Чим більший кеш-пам'ять, тим більше інформації можливо, у ній розміщено, отже, то більше вписувалося ймовірність, що потрібний байт міститиметься у цій швидкої пам’яті. Вочевидь, сто найкращий варіант — це коли обсяг кеш-пам'яті відповідає обсягу всієї оперативної пам’яті. І тут решта пам’ять стає потрібної. Вкрай протилежна ситуація — 1 байт кешпам’яті - також має практичного значення, оскільки можливість, що потрібна інформація опиниться у цьому байте, котиться до нуля. Практично, діапазон використовуваної кеш-пам'яті коливається не більше 16−64К. Насправді справі реалізація кэш-систем негаразд проста, як може видатися з першого погляду. Мікропроцесор має лише читати з пам’яті, а й писати у ній. Що буде, якщо процесор занесе нову інформацію в кеш-пам'ять, а перед використанням цієї інформації вона змінена в основний пам’яті. Для запобігання цій ситуації іноді реалізується метод, під назвою записом через кеш-пам'ять. Вочевидь, що це метод знижує швидкодія системи, оскільки доводиться писати не лише у кеш-пам'ять. Ще гірше, микропроцессору може знадобитися інформація, що він хіба що записав і який не була перезагружена в кеш-пам'ять. Цілісність пам’яті - це один із найбільш великих проблем розробників кешпам’яті. Всі питання із подолання них було покладено окрему мікросхему — кэш-контроллер Intel82385. Ще один різновид архітектури оперативної пам’яті комп’ютера — це стосується її розбивка деякі секції і з тими секціями і з малої кешпам’яттю. Велика швидкість доступу до обмеженим областям пам’яті є особливістю деяких специфічних мікросхем, що дозволяють деякому обсягу, але не пам’яті, бути считанному без циклу очікування. Такий підхід вимагає спеціальних RAM мікросхем, які ділять свої адреси по сторінкам. Ця технологія отримав назву режиму сторінкового доступу. Ці спеціальні мікросхеми забезпечують дуже швидкий доступ у одному з двох напрямів їх організацій. Якщо потрібно читання чи запис інформації, що зберігається на певної сторінці пам’яті, і попередня команда для роботи з пам’яттю використовувала інформацію з тією ж сторінки, циклу очікування не потрібно. Проте за перехід із однієї сторінки в іншу цикли очікування неминучі. Наступна цікава технологія, названа interleaved memory, дуже справляє враження ОЗУ сторінкового режиму. Вона істотно підвищує швидкість звернення до пам’яті, але з має обмежень за страничной розбивці. При використанні цій технології вся оперативна пам’ять розбивається на чи більше банків. Послідовність бітов зберігається у різних банках, тому мікропроцесор звертається те в одному чи до іншому банку під час читання цієї послідовності. Під час звернення одного банку, інший реалізує цикл відновлення, і тому процесору годі й говорити чекати. І тільки, якщо микропроцессору доводиться читати несмежные біти, статус очікування неминучий, але ймовірність його зменшується. Найбільш типова реалізація цій технології представляється розбивкою оперативної пам’яті на два банку, Отже, можливість появи очікування — 50%. Чотирьох банкова організація зменшує цю ймовірність до 25%. Оскільки дана технологія не вимагає застосування спеціальних мікросхем пам’яті, вона є найзручнішою підвищення швидкості системи. Крім того вони можуть поєднуватися з ОЗУ сторінкового режиму, що ще більше збільшує оперативность.

Фундаментальні рішення було прийнято розробки перших PC. А, щоб мікропроцесор 8088 міг користуватися, повинна бути адресуемой. І цей мікропроцесор повинен також мати можливість адресуватися до 1 М. Конструктори IBM вирішили виділити спеціальні області пам’яті для специфічно цілей. Вони розділили всю пам’ять на розділи, й у розділ призначався для реалізації своїх можливостей. Результуючий вектор діаграма названа картою пам’яті. Під час розробки PC половина всієї пам’яті була зарезервована. Верхня половина адресного простору, була виділена змісту кодів BIOS і для прямого процесорного доступу до пам’яті, використовуваної відеосистемою. Перші кілька Кбайт зарезервовані під інформацію про систему і розташування конкретних секцій кодів, виконані на даний момент виникнення переривань програмного забезпечення. Ці осередки пам’яті називаються векторами переривання, а функція програмного коду — механізмом переривання. Наприкінці адресного простору розташовується буфер клавіатури — номіналом 16 байт. Тут зберігаються 16 останніх символів запроваджених з клавіатури. Цей буфер потрібен задля збереження набраного тексту під час, коли процесор зайнятий інший завданням, коли він звільниться, текст буде оброблений. Огидний писк комп’ютера означає - буфер переповнений і подальший набір безглуздий. З іншого боку, різні системні прапори, що вказують на внутрішнє стан системи, також зберігаються у нижньому розділі пам’яті. У дні, коли більшість комп’ютерів мали 60К пам’яті, 512К здавалися царської щедрістю. Тому 128К було віддано під юрисдикцію програмного забезпечення, інші 384К з початку адресного простору, призначалися від використання програмами BIOS і видеопамятью. Ці рішення виділяли 640К для DOS — це був максимум адресуемого простору, яким міг оперувати 8088 і під час програм. З часом ці 640К було названо базової пам’яттю, що це є основним стандартом, де мають базуватися все IBM сумісні системы.

У 1985 року зазнав кількох місяців відрекомендувавши перших AT з кількома МБ додаткової пам’яті - головне видавництво по програмному забезпеченню і розробник технічного забезпечення сформулювали свій власний метод подолання обмеження в 640К старих комп’ютерів на 8088 микропроцессоре, що працюють у DOS. За кілька місяців до них долучилася і Microsoft Corporation. Їх розробка названа Lotus-Intel-Microsoft Expanded Memory Specification чи LIM пам’ять, чи EMS, чи навіть розширена пам’ять. Нова система відрізнялася як від базової пам’яті, і від додаткової. Вона була не більше адресного простору центрального мікропроцесора. Її робота виходила з спеціальної схемою технічного забезпечення, яка функціонувала на кшталт перемикача. Це пристрій переключало банки пам’яті з нормального адресного простору 8088 мікропроцесора, де чіп міг читати і писати у ній. Ця схема, названа перемикачем банків, ні нової ні незвичайної. Таке пристрій використовувалося в комп’ютерах на Z80 задля подолання ліміту в 64К. Перші EMS мали працювати з розширеній пам’яттю, розбитою на банки по 16К. Уявлення AT з потенційно адресуемыми 16 М затьмарило EMS, поки важка дійсність недоступності додаткової пам’яті до кінця усвідомлено. Навіть кілька наявних програм, які можуть користуватися гідності ми EMS, були корисні ніж драйвер VDISK, який був єдиною сумісної з DOS програмою, що дозволяє використовувати додаткову память.

Заключение

.

Вже впродовж 25 років, від створення першої у світі мікропроцесора 4004 фірмою Intel, існують комп’ютери. Вони міцно проникали наша життя. Але ті 25 років архітектура материнських плат для РС не зазнала особливих змін залишилися, її склад (мікропроцесор; шини адреси, даних, і управління; рознімання для плат розширення, зовнішньої пам’яті, зовнішнього кешу; контролерів ввода/вывода та інших допоміжних з мікросхем). Сьогодні в материнську плату убудовують контролер HDD зовнішніми пристроями (COM і LPT: порти). Архітектура ж материнської плати удосконалювалася разом із мікропроцесорами. З’являлися нові шини, збільшувалася розрядність, швидкодія шин, їх пропускну здатність. Багато фірм виробники на власний страх і ризик створюють нові шини (у цьому однині і слоты розширення). Так досить відома фірма AsusTeK створила свій власний слот MediaBus. На момент MediaBus більше ніхто підтримувати не може, та й сама фірма AsusTeK створила лише плату видеоадаптера, сполучений з звуковий картою. Щоправда MediaBus представляє собою просто розширену PCI додатковим разьемом. У додатку наведено таблиць зі своїми тестами кількох материнських плат для PC, що випускаються фірмою AsusTeK. Говорити про материнської плати окремішності від інших частин комп’ютера неможливо — це комплекс, працюючий одностайно організм. Тенденції розвитку материнських плат переважно диктуються розвитком мікропроцесорів. Микропроцессроры зробили величезний стрибок вперед (4004 — Pentium Pro). Але CISC архітектура побудови процесорів практично вичерпалася. Фірма Intel і HP вже працюють створення нового процесора підтримує (сумісної) і з процесори для PC і процесори, побудованими на RISC архітектурі. Після процесорами, материнські плати будуть теж змінювати свою конфігурацію і архітектуру і напрям цього розвитку лежать у бік RISC-архитектуры.

1. Борзенко А. IBM PC: пристрій, ремонт, модернізація. — М.: Комп’ютер Пресс, 1995 2. Озерцовский З. Мікропроцесори Intel: від 4004 до Pentium Pro. Computer Week. #41. 1996. 3. Аврин З. Комп’ютерні артерії. Hard ‘n' Soft. #6. 1994 4. Bus Architectures. Introduction. IBM PC Institute. 5. Фролов А. В., Фролов Г. В. Апаратне забезпечення IBM PC. — М.: ДІАЛОГМИФИ.1992. 6. Motherboard CH-498B. User’s Manual. 7. Motherboard P/I-P55T2P4. User’s Manual. 8. Performance Measurement. P/I-P6NP5, P/I-P55TVP4. AsusTeK Inc.